

应用陶瓷输出电容来提高LDO稳压器的稳定性

美国国家半导体公司
应用注释AN1482
Chester Simpson
2006年5月



引言

由于超低ESR电容诸如陶瓷电容可以支持快速变化的负载瞬态，以及可以旁路线性稳压器不能抑制的、来自开关转换器电源的特高频噪声，从而广受欢迎。然而，在LDO稳压器的输出端使用超低ESR电容还要求设计具体电路时将确保环路的稳定性因素考虑进去。本文重点描述了关于输出电容的特性如何影响稳定性的LDO环路补偿的基本原理，同时也详细讨论了实现LDO的内部设计技巧，在应用陶瓷输出电容时这些技术可以让LDO保持稳定。

欲知线性稳压器补偿原理的更多信息，请参考应用注释AN-1148：“线性稳压器：工作和补偿原理”。

LDO稳压器基本工作原理

LDO（低压差）型线性稳压器的独特性在于，因为它能应用输入电压来调节输出电压，而这个几百毫伏以内的输入电压取自输出电压。能够实现稳压的主要原因是调整管为一个PNP晶体管（或者P沟道场效应晶体管）器件，可以被驱动至完全饱和状态。这意味着电压差（从输入至输出所需的最小电压差）是所有线性稳压器类型中最低的（见图1）。




图1.典型的PNP LDO稳压器

LDO稳压器之所以能调节其输出电压是通过一个误差放大器根据负载所需来增加或者减少驱动至PNP调整管的电流。电阻R1和R2从输出端提供电压反馈至误差放大器，将该电压与固定的基准电压进行比较。环路内的负反馈总是强制误差放大器输入两端的电压相等。由两

个电阻之间的比率设定输出电压：

$$V_{OUT} = V_{REF} (1 + R1/R2)$$

LDO环路补偿

LDO稳压器的P型调整管从集电极（或者漏极）驱动负载，这种结构具有固有的高输出阻抗。正因为此，连接至输出的电容同负载阻抗形成一个极点，它的频率计算如下：

$$P_{LOAD} = 1 / (2 \times \pi \times R_{OUT} \times C_{OUT})$$

这里定义 R_{OUT} 为输出节点对地的有效阻抗：实际上是并联组合：

- 1.负载阻抗 R_L
2. $R1+R2$ 的和
- 3.调整管的输出阻抗

然而，在大多数情况下，负载阻抗比其他两个元件幅度要小很多，所以 R_{OUT} 可以近似为 R_L ：

$$P_{LOAD} \approx 1 / (2 \times \pi \times R_L \times C_{OUT})$$

设定 P_{LOAD} 为负载极点。

负载极点的频率随着负载阻抗而变化。作为一个实例，LDO使用 $10\mu F$ 的输出电容来驱动一个 3.3Ω 的负载，负载极点频率为：

$$P_{LOAD} \approx 1 / (2 \times \pi \times 3.3\Omega \times 10\mu F) = 4.8 \text{ kHz}$$

然而，如果断开外置负载连接（只留下稳压器的内置阻抗分压器作为“负载”），负载极点的频率可能会下降至1Hz以下。这具体说明了LDO负载极点在从“无负载”至“满负载”的宽频率范围内是如何改变的。

在该例中，我们假定使用电容 C_{COMP} 来增加一个“电容”极点，它的频率大约在500Hz。这意味着环路具有两个极点，会产生一个潜在的-180度相移，并造成振荡。在下一节中将讨论采用增加相位超前来弥补极点造成的相位延迟的方法。

应注意到由于存在着多余的高频极点，所以必须小心以确保环路频宽不能太宽，否则会添加足够的相位延迟导致振荡。功率器件会贡献这样一个极点：例如，P型场效应晶体管的输入电容作为一个调整器件与栅极驱动电路的输出阻抗共同形成一个极点。因为这个高频极点与功率器件有关，所以它被称之为功率极点（ P_{PWR} ）。从便于分析的角度出发，我们假定功率极点是频率大约为500kHz的固定极点。

增加相位超前的方法

如果对LDO环路中的极点不采用其他零点进行补偿的话会产生振荡，而零点则会引入一些相位超前。传统的方法之一是在电阻R1（图2）上增加一个前馈电容，这会形成一个极点-零点对。由于零点频率要低于极点频率，可以将零点放置在单位增益交点频率产生之前。通过这个方法，零点引入一个明显的相位超前，同时关联极点（在较高频率处）仅引入一个幅度稍小的相位延迟。这会造成相位超前的净增加并提高了相位裕度。




图2.具有前馈补偿系统的LDO稳压器

电容 C_{FF} 同 $R1$ 形成一个零点，零点频率由下式给出：

$$Z_{FF} = 1 / (2 \times \pi \times R1 \times C_{FF})$$

电容 C_{FF} 同并联组合 $R1$ 和 $R2$ 形成一个极点，极点频率为：

$$P_{FF} = 1 / (2 \times \pi \times R1 // R2 \times C_{FF})$$

值得注意的是，在较高的输出电压处（这里 $R1$ 远大于 $R2$ ），极点和零点的频率相隔比较远，使得在相位裕度上有较大的提升空间。在较低输出电压处，极点和零点的频率间隔移得更近一些。使用该方法实现的最大可能相位超前随着输出电压降低而迅速减少，当输出电压等于基准电压时该方法会完全失效。由此，仅对于较高的输出电压时单独依赖这种补偿技术才是足够的。例如，对典型LDO的增益和相位进行计算。由于LDO带宽在满负载时候为最大值，将此作为计算中的工作点。使用下列假定：

基准电压为1.25V，稳压器输出设定为6.25V。

$$V_{OUT}/V_{REF}=5$$

$$\text{开环增益}=80\text{dB}$$

$$P_{COMP}=500\text{Hz}$$

$$P_{LOAD}=4.8\text{kHz}(C_{OUT}=10\mu\text{F}, R_L=3.3\Omega)$$

$$P_{PWR}=500\text{kHz}$$

$$R1=40\text{k}\Omega$$

$$R2=10\text{k}\Omega$$

$$\text{预估单位增益交点频率}=300\text{kHz}$$

前馈零点的最佳频率点一般在单位增益交点频率的1/3处。因此，在该例中假定零点频率为100kHz，给定 C_{FF} 值为39pF。由 C_{FF} 和 $R1//R2$ 形成的极点频率大约在500kHz处，本质上形成一个 P_{PWR} 在500kHz双极点。

根据这套元器件值和工作条件对相位值进行计算可以表明在单位增益交点频率大约为300kHz处计算得到的相位裕度大约为11度（见图3）。这只是刚刚满足稳定条件，当然如果没有使用其他的补偿方法，这种设计还保留较大的裕量。




图3.仅使用前馈补偿的典型LDO的增益/相位图


在大多数LDO中使用的前馈补偿来获得其产生的正向相移的同时，通过其他方法来获得一个可接受的相位裕度通常也能得到附加的相位超前。下一节详细介绍在绝大多数LDO稳压器中使用的方法：输出电容ESR补偿。

输出电容ESR补偿

每个电容都包含了某些类型的寄生电阻，这意味着可以将实际电容建模为一个电阻与一个理想电容的串联形式。这个串联电阻一般被称之为ESR（等效串联阻抗）。内置ESR同输出电容构成一个零点，其频率可以通过下式计算得到：

$$Z_{ESR} = 1 / (2 \times \pi \times X_{ESR} \times C_{OUT})$$

一般而言为进行LDO补偿，钽电容零点频率的位置已经理想地确定好了：一个典型值为10 μ F的钽电容具有的ESR在大约0.5 Ω m的范围内，给定的零点大约在频率30kHz处。将该零点引入至先前导出的实例中，并在增益/相位图中显示出来。图4显示了由于添入ESR零点而增加的相位裕度：



20194604

图4.使用前馈补偿和ESR补偿的典型LDO的增益/相位图

将ESR零点包含至实例中使得计算的带宽从大约300kHz增加至600kHz，但最重要的是：它的相位裕度从11度增加至68度（此时高度稳定）。

该例可以说明，为什么大多数LDO的数据表会公布ESR值的"稳定范围"，即输出电容必须满足其范围以确保稳压器工作的稳定：ESR零点是环路的主导补偿因素。ESR的"最大"边界值为零点频率设定了较低的限值，这个限值不能太低，因为它会增加环路带宽至高频极点频率处，从而会造成系统不稳定。"最小"的ESR边界值为零点设定了最大频率，该值不能太高，因为它产生在单位增益交点频率之后，无法再增加足够的相位超前以获得充分的相位裕度来保证工作的稳定性。

陶瓷电容： ESR=毫欧姆数量级

陶瓷电容确实包含了某些寄生ESR，但是对于大于1 μ F的电容值来说，在高频时的ESR值通常会在几个毫欧姆的范围内。对于旁路高频噪声和支持快速变化的负载瞬态而言，陶瓷电容具有特别的吸引力。一个ESR值在5毫欧姆范围内的10 μ F电容在大于3MHz频率处会提供一个零点。正如上例中所示，频率太高以致于不能增加足够的相位超前，从而不能在单位增益频率处提供充分的相位裕度。

具有超低ESR输出电容稳定工作的LDO在误差放大器补偿网络内建有一个零点。不仅使用一个单反馈电容 C_{COMP} 的简单积分器，还在其中增加一个串联电阻（图5）。反馈元件的组合不但会产生积分器极点，也会产生零点。电阻（如图所示为 R_{COMP} ）提供一个零点，其具有与ESR零点相同的功能。在保持良好的相位裕度的同时允许使用陶瓷输出电容。

该设计技术可以降低"最小稳定ESR"限值直至基本上为零欧姆，但同时也会降低最大稳定ESR限值。为了更好地理解其原理，应该注意以下方面：因为误差放大器在环路带宽内提供一个零点，增加其他的零点会将带宽提高很多，从而使高频极点成为不稳定因素。

一个典型的设计成与电解质输出电容一起的工作LDO可以产生稳定的ESR范围，大约从0.1 Ω 至10 Ω 。具有内置零点的"陶瓷稳定"方案可以将ESR值降低至零欧姆，但是上限也可能会低至大约0.5 Ω （取决于负载电流和 C_{OUT} 大小）。

陶瓷电容： ESR = 毫欧姆数量级（续）




图5.具有内置补偿零点的陶瓷稳定性LDO

一个典型的"电解稳定"LDO具有的稳定ESR范围实例如图6所示。这是在LP2988数据表中所示的ESR曲线的重现。用于产生这种ESR曲线的数据点是来源于经验性的向量测试，通过使用一个陶瓷输出电容（基本上无ESR）和接入一个分立电阻与之串联，可以发现不同负载电流处的不稳定点，并在两个温度极值处获得测试数据。




图6.典型"电解稳定"LDO的 C_{OUT} ESR的稳性边界

如图所示，稳定工作的低限值大约在50毫欧姆，这个值太高了以致于不能使用陶瓷输出电容，除非增加一些外置电阻与之串联来降低阻抗。ESR限值的上界（其设定ESR零点的低频）在负载很小时会向上跳变。这是基于一个事实：负载极点在负载很小时移至较低频率（减少了环路带宽），从而使得ESR零点的频率降低，使其仍然可以稳定工作。

"陶瓷稳定性"LDO稳压器的ESR曲线如图7所示。稳定性ESR的下限是零欧姆，上限大约是 0.5Ω ，在负载特别小的时候上限值会提高。如前所述，限值上升的原因是负载极点在小负载时下降至非常低的频率，从而在低频处具有补偿零点，以确保环路的稳定性。




图7.典型"陶瓷稳定性"LDO的 C_{OUT} ESR稳定边界

根据以上曲线，可以发现陶瓷输出电容的使用一般是为配合使用它的器件而保留的。然而，"陶瓷稳定"LDO稳压器在ESR限值上界没有足够的裕度以供低ESR钽电容和铝电解电容来应用。

源于陶瓷"旁路"电容的附加极点

在许多设计中，特别是包含数字芯片的电路中，通贯整个印刷板，由稳压器供电的每个器件的VCC引脚旁都会出现旁路电容的踪影。在大多数情况下，它们都是些范围在 $.01\ \mu\text{F}$ 至 $0.1\ \mu\text{F}$ 的小型陶瓷电容。这些电容会造成LDO稳压器的振荡，其原因常常不为用户所知。

正如前面所解释的，连接至LDO输出端的电容与从输出结点对地的有效阻抗会形成一个"负载极点"：

还有一点不易看清楚的是：连接至输出的小型电容会在某个频率增加一个多余的极点，因而会降低或者消除相位裕度。使用电解质输出电容（补偿零点依赖于它们的ESR值）的LDO稳压器很容易受到该效应的影响。

先前推导的实例（增益/相位图如图4所示）可以用来说明这是如何产生的：

开环增益 = 80dB

$V_{\text{OUT}} / V_{\text{REF}} = 5$

$P_{\text{COMP}} = 500\ \text{Hz}$

$P_{\text{LOAD}} = 4.8\ \text{kHz}$ ($C_{\text{OUT}} = 10\ \mu\text{F}$, $R_L = 3.3\ \Omega$)

$P_{\text{PWR}} = 500\ \text{kHz}$

$R1 = 40\ \text{k}$

$R2 = 10\ \text{k}$

$C_{\text{FF}} = 39\ \text{pF}$ ($P_{\text{FF}} = 510\ \text{kHz}$, $Z_{\text{FF}} = 100\ \text{kHz}$)

$C_{\text{OUT}} = 10\ \mu\text{F}$ 钽电容 / $\text{ESR} = 0.5$

(ESR零点频率 = 30 kHz)

单位增益交点频率估算值 $\approx 600\ \text{kHz}$

相位裕度 = 60度（无需添加陶瓷输出电容）

先前仅使用 $10\ \mu\text{F}$ 的钽输出电容，计算得到的相位裕度大约为68度（非常稳定）。如果用10个 $0.1\ \mu\text{F}$ 的陶瓷"旁路"电容来连接LDO的输出，形成与 $10\ \mu\text{F}$ 的钽电容并联的 $1\ \mu\text{F}$ 有效陶瓷电容，情况又会是怎样呢？

计算得到陶瓷旁路电容产生的新极点：

$$P_{\text{LOAD}} = 1 / (2 \times \pi \times R_{\text{OUT}} \times C_{\text{OUT}})$$

计算 R_{OUT} 时，我们最关心的是在靠近单位增益交点频率（大约为600kHz）时输出对地的阻抗。在这个频率范围内， $10\ \mu\text{F}$ 的钽电容看上去可等效为一个输出对地 $0.5\ \Omega$ 的电阻， $3\ \Omega$ 的负载电阻与之并联，产生 R_{OUT} 的有效阻抗为 $0.43\ \Omega$ 。可得该阻抗和陶瓷电容形成的极点：

$$P_{\text{BYP}} = 1 / (2 \times \pi \times 0.43 \times 1\ \mu\text{F}) = 370\ \text{kHz}$$

仍然假定单位增益频率约为600kHz，增加的极点将会使相位裕度从68度下降至9度左右（稳定性很差）。该增益/相位图如图8所示。




图8. $1\ \mu\text{F}$ 陶瓷电容连接输出而减少的相位裕度

该例说明了，即使将相对较小的陶瓷电容添加至不是为陶瓷电容设计的LDO的输出端，都会造成LDO容易变得不稳定。一般不合理的假设是：当用一个小电容与稍大的电容进行并联时，较小的电容产生的效应会被稍大电容所"淹没"。然而，由"旁路电容"决定的稍小电容值会形成自己的极点。如果极点靠近或者低于环路单位增益交点频率，它将会增加足够的相位迟滞，以致形成振荡。

将旁路电容效应降到最小

因为将小型陶瓷电容放置于LDO稳压器的输出端，会降低相位裕度，所以必须仔细地它们与稳压器的输出端保持尽可能远的安全距离。电容值范围在大约 $0.01\ \mu\text{F}$ 至 $0.1\ \mu\text{F}$ 通常最容易产生问题。

与这些电容串联的布线电感有助于对它们的共振效应进行退耦。因为电路板布局的变化，对于所有应用不能给出统一的"安全距离"边界值。窄铜线比铜板具有明显高的电感值。所以将电源层和接地层用于传送印刷板电源时，应增加电容的"作用距离"。

确定印刷板电容是否会减少相位裕度的最可靠的方法就是，计入存在的所有电容在实际电路板上执行负载逐级变化的测试。应将稳压器供电的芯片移除（或者没有安装），并将能提供相同负载电流的电阻接在稳压器的输出端上。当负载从无负载至额定负载逐级变化时，在负载逐级变化的瞬态期间可以观察输出是否产生振铃或者过冲现象：过量的振铃现象表明了低的相位裕度。

注释

对于上述任何电路的使用，美国国家半导体公司不承担任何责任且不默示任何电路专利许可。美国国家半导体公司保留随时更改上述电路和规格的权利，恕不另行通知。
想了解最新的产品信息，请访问我们的网址：www.national.com。

生命支持策略

未经美国国家半导体公司的总裁和首席律师的明确书面审批，不得将美国国家半导体公司的产品作为生命支持设备或系统中的关键部件使用。特此说明：

1. 生命支持设备/系统指：（a）打算通过外科手术移植到体内的生命支持设备或系统；（b）支持或维持生命，依照使用说明书正确使用，有理由认为其失效会造成用户严重伤害。

2. 关键部件是在生命支持设备或系统中，有理由认为其失效会造成生命支持设备/系统失效，或影响生命支持设备/系统的安全性或效力的任何部件。

禁用物质合规

美国国家半导体公司制造的产品和使用的包装材料符合《消费产品管理规范（CSP-9-111C2）》以及《相关禁用物质和材料规范（CSP-9-111S2）》的条款，不包含CSP-9-111S2限定的任何"禁用物质"。
无铅产品符合RoHS指令。



National Semiconductor
Americas Customer
Support Center
Email: new.feedback@nsc.com
Tel: 1-800-272-9959

www.national.com

National Semiconductor
Europe Customer Support Center
Fax: +49 (0) 180-530 85 86
Email: europa.support@nsc.com
Deutsch Tel: +49 (0) 69 9508 6208
English Tel: +44 (0) 870 24 0 2171
Français Tel: +33 (0) 1 41 91 8790

National Semiconductor
Asia Pacific Customer
Support Center
Email: ap.support@nsc.com

National Semiconductor
Japan Customer Support Center
Fax: 81-3-5639-7507
Email: jpn.feedback@nsc.com
Tel: 81-3-5639-7560