

FPGA 电源的方案设计

1





内容


- **FPGA 电源需求概述**
- **FPGA 电源设计的难题与考虑**
- **电源设计的解决方案**
- **工具与资源**



FPGA 的电源要求



FPGA 的电源要求



- **Vccint:** 新一代的 FPGA 需要的核心供电电压变得越来越小。
- **Vcco:** 存储逻辑单元需要不同于内核的供电电源
- **Vccaux:** 有些 FPGA 需要一个辅助的电源电压，以向其他部分供电



内核电压的要求

内核电压是由器件所用的工艺结构决定的

- **V_{ccint}:**
 - 1.2V 用于新一代以 90 nm 工艺制造的 FPGA
 - 1.5V or 1.8V 用于以前的 FPGA
- **电压偏离:**
在所有的暂态、纹波和稳态的条件下与标称值的偏离值小于 50-60 mV
- 在规定的时间窗口内单调上升



内核电压的电流要求

- **I_{ccint} :**
总是与设计有关的, 制造商产品手册不会提供这个参数
- **静态与动态电流:**
对于新一代的 FPGA, 有两个指标
 - 动态电流是 100% 由设计决定的
 - 静态电流是与器件和工作温度有关的
- **FPGA 的功耗 :**
大多数制造商提供一些工具, 来帮助对具体应用条件下的功耗进行计算和分析
- **启动电流的限制:**
有些 FPGA (大多为以前几代的产品) 在启动阶段也需要有浪涌电流的限制



I/O 电压

- I/O 电压也是与设计有关的

在一个具体的应用中，每一个 I/O Bank 的供电电压可能是不一样的，要依据外部 I/O 接口标准来决定，而有些应用可能眼球同样的供电电压。

- 典型的 I/O 电压：3.3V、2.5V 和 1.8V
- I_{ccio} 是与设计有关的而且对大多数 FPGA 而言，只有动态电流的要求。
- I/O: I/O 和 V_{ccint} 电压之间可能要有上电顺序的要求，有些是开机，有些是关机，或者两者都要。



系统中的其他电压


- 基于 FPGA 的系统可能需要其他的一些供电电压
 - FPGA IC 通常只需要前面说到的三种电压
 - 其他的部分可能需要另外的一些供电电压
- 典型例子：FPGA 以 DDR 存储器作为 RAM。
 - VDDQ : 2.5V 用于 DDR-I, 1.8V 用于 DDR-II
 - VTT: 1.25V 用于 DDR-I, 0.9V 用于 DDR-II

启动过程

- 不同的稳压器有不同的开机模式，而且需要不同的启动时间才能达到稳定的输出电压。
- FPGA 需要一个特定的单调电压上升过程，这个过程看起来非常象一个直线上升的斜坡。
- 如果在上电斜坡的中间阶段进行加载，电源电压也会产生一个台阶；对这个台阶也需要进行管理，以使其不产生任何很大的瞬态突变

启动例子

- 单调上升
- LM2743
- $V_{in} = 5V$
- $V_{out} = 1.20V$
- $I_{out} = 4A$





内容

- **FPGA 电源需求概述**


- **FPGA 电源设计的难题与考虑**

- **电源设计的解决方案**

- **工具与资源**



用于 DSP 与 FPGA 的 内核电压发展趋势




电压的大小随加工尺寸的缩小而降低
电源产品需要支持多种不同的输出电压

数字 IC 在整个系统的功耗中占最大的百分比。
稳压器需要具有很高的转换效率


处理器的负载是动态的
电源产品需要有精准的输出电压和极好的暂态处理能力



什么因素影响暂态响应?



内核电压 - 暂态响应



- 改善暂态响应的办法有：
 - 使用陶瓷电容对 FPGA/DSP 的每个电源引脚进行恰当的退偶保护
 - 对于电源应选用适当的输出电容
 - 优化电源的 AC 特性

典型的负载波形



FPGA 内核电压启动要求

- V_{CCINT} 应当在表中规定的时间窗口内单调地上升，以避免系统复位问题出现。

FPGA	VCCINT (Core)	
	Min	Max
Cyclone II	N/A	100 ms
Cyclone III	50 μ s	50 ms
Stratix III	100 μ s	100 ms
Virtex V	200 μ s	50 ms
Spartan III	0.6 - 2.0 ms	N/A




Figure 2: Spartan-IIIE Ramp Time Specifications

National Semiconductor
The Sight & Sound of Information


© 2008 National Semiconductor Corporation

15



负载预偏置的处理方法

电源下降与单调性之比较



在启动阶段低端 FET 会全部开通

低端 FET (LG) 工作在二极管仿真模式下

**National
Semiconductor**
The Sight & Sound of Information

© 2008 National Semiconductor Corporation

16



偏置启动的稳压器

操作的关键：输出电压从预偏置电平以斜坡方式上升到预定输出电压，而从不对输出电容进行放电


- LM2745、LM2748 和 LM3495：
 - 在软启动期间，过零比较器阻止了负的电感电流
- LM3743：
 - 从 DCM 启动，并经过慢慢的过程进入 CCM
 - 转换过程在软启动结束才开始
 - 其目的是使转换过程变慢，从而控制电路可以对环路增益的变化作出平滑的响应。
- LM20123/4/5 系列及 LM2854
 - 该类器件在 $V_{REF} > V_{FB}$ 之后才把 Low Side Fet 接通



为什么供电电压要有顺序要求？

- 许多处理器和 FPGA 都要求特定的加电和断电顺序
 - 内核, IO, 辅助电路
- 复杂的多电源系统可能有寄生的导电通路，这需要通过上电顺序控制来实现正确的加电过程
 - 更高的系统可靠性
 - 可预测的上电过程
- 限制启动负载和浪涌电流
 - 降低加电对输入总线的要求
 - 降低任何类型的启动尖峰电压对输入总线的影响

顺序加电技术




National
Semiconductor

The Sight & Sound of Information


© 2008 National Semiconductor Corporation

19

致上电顺序



$$R_1 = \left[\frac{V_{OUT2}}{0.8} - 1 \right] \times R_2$$



National
Semiconductor


The Sight & Sound of Information

© 2008 National Semiconductor Corporation

20



比率上电顺序




$$R_1 = \left[\frac{V_{OUT1MIN}}{V_{FB2} + 0.2} - 1 \right] \times R_{2MIN} = (V_{OUT1MIN} - 1) \times R_{2MIN}$$



加电顺序 – 先上电后下电的时序控制

- 使能信号之间的延迟是可以编程的
- 断电时序也是可编程的。标准的时序是把加电时序倒过来
- 精准的使能控制端，可以通过一个外部电阻分压网络来做启动控制
- LM3880 的漏极开路 FLAG 可以连接到开关稳压器或 LDO 的 Enable、SS 或 COMP 引脚，来进行启动控制






内容

- **FPGA 电源需求概述**
- **FPGA 电源设计的难题与考虑**
- **电源设计的解决方案**
- **工具与资源**




电源供电的演化





FPGA 的供电方案



National
Semiconductor

The Sight & Sound of Information

© 2008 National Semiconductor Corporation

25




用于 FPGA 的 LP3906 电源管理电路

主要指标

I²C 兼容接口

Buck 变换器

- 1.5A 输出电流
- V_{out} 可编程
 - Buck1 : 0.8V–2.0V
 - Buck2 : 1.0V–3.5V
- 效率达 96%
- 2 MHz 的 PWM 开关频率
- 线性稳压器 (LDO)
- V_{OUT} 可编程范围为 1.0V–3.5V
- 输出电压精度为 ±3%
- 300 mA 的输出电流
- 25 mV (典型值) 的电源跌落



National
Semiconductor

The Sight & Sound of Information

© 2008 National Semiconductor Corporation

26




用于FPGA的电源管理电路 LM26480

主要指标

Vout 外部可调

Buck 型变换器

- 1.5A 输出电流
- Buck 1: 0.8V – 2.0V, 典型值 1.5A
- Buck 2: 1.0V – 3.5V, 典型值 1.5A
- 最高效率达 96%
- 2 MHz 的 PWM 开关频率 LDO 稳压器
- Vout 范围为 1.0V-3.5V
- $\pm 3\%$ 的输出电压精度
- 300 mA 的输出电流
- 25 mV (典型值) 的电源跌落



The Sight & Sound of Information

© 2008 National Semiconductor Corporation


27



分离的电源 IC 方案

主要特性

- 高效率
- 紧凑的体积
- 系统可靠性
- 附加额外的特性
 - 软启动(外部)
 - 精确的使能控制
 - 电源状态信号
 - 跟踪功能
 - 预偏置启动
 - 频率同步
 - 反相时钟控制输出
 - 频率可调



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

28



LM20XXX 系列产品目录

NSID	VIN	Iout	En	SS	PG	SYNC	RT	SYNC OUT	Freq
LM20242	4.5V - 36V	2	x	x	x		x		Radj
LM20323	4.5V - 20V	3	x	x	x				300 kHz
LM20324	4.5V - 20V	3	x	x	x	x			Sync
LM20343	4.5V - 20V	3	x	x	x		x		Radj
LM20123	2.95V - 5.5V	3	x	x	x				1.5 MHz
LM20133	2.95V - 5.5V	3	x	x	x	x			Sync
LM20143	2.95V - 5.5V	3	x	x	x		x		Radj
LM20124	2.95V - 5.5V	4	x	x	x				1 MHz
LM20134	2.95V - 5.5V	4	x	x	x	x			Sync
LM20144	2.95V - 5.5V	4	x	x	x		x		Radj
LM20154	2.95V - 5.5V	4	x	x	x			x	1 MHz
LM20125	2.95V - 5.5V	5	x	x	x				500 kHz
LM20145	2.95V - 5.5V	5	x	x	x		x		Radj

En = Enable, SS = Soft-Start, PG = Power Good, SYNC = Frequency Synchronization,
RT = Frequency Adjust, SYNC OUT = 180 deg out of phase clock output



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

29

内容

- **FPGA 电源需求概述**
- **FPGA 电源设计的难题与考虑**
- **电源设计的解决方案**
- **工具与资源**



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

1-30




用于 Altera® FPGA 的 “Power-Expert” 软件

- 用于 FPGA 和 CPLD 的方案选型及设计软件

New!

- Altera 版本包括用于 Cyclone、Cyclone II、Stratix、Stratix II、Max II 等的专用解决方案




Download from <http://power.national.com>

31
© 2008 National Semiconductor Corporation



Power-Expert 的第一步： 选择 FPGA

- 用户从 Altera FPGA 表中选定器件
- 显示出器件的电源要求，以供评估




© 2008 National Semiconductor Corporation

32



第二步：选择工作条件

- 用户选择工作条件 (输入电压、I/O 电压等)
- 根据允许的范围设定 FPGA 的工作电流
- 计算出功耗



The Sight & Sound of Information


© 2008 National Semiconductor Corporation

33



第三步：选择最优电源方案

- 用户选择想要的 National 方案：最高效的或者是较简单的方案
- 显示出具体的器件型号，并给出数据手册的链接信息
- 选择 WEBENCH (如果该器件有这一功能的话)，并可下载一个参考设计



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

34



Altera® FPGA 的设计导引

- 完整的设计过程，用来为特定的 Altera FPGA 或 CPLD，在规定的应用条件下选择一个具体的电源管理方案

- 设计导引包括

- 电源管理方案
- 高速数据转换
- 通讯接口 (LVDS)
- 高速运算放大器
- 产品选型表
- 参考设计



Download from: <http://national.com/altera/power.html>

The Sight & Sound of Information

© 2008 National Semiconductor Corporation

35



设计导引： 第一步 - 电源需求

Cyclone power requirements summary

Cyclone device	EP1C3	EP1C4	EP1C6
V _{ccint} (V core)	1.5V	1.5V	1.5V
I _{ccint max} ⁵ (I core)	750 mA	1A	1.5A
I _{ccint inrush} (startup inrush max)	300 mA	400 mA	500 mA
V _{ccio} options (V I/O)	3.3, 2.5, 1.8, 1.5V	3.3, 2.5, 1.8, 1.5V	3.3, 2.5, 1.8, 1.5V
I _{ccio max} (I I/O)	6A (all 4 banks)	6A (all 4 banks)	6A (all 4 banks)



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

36



设计导引

第二步：选择方案

- 从选型表中为V_{ccint} 和 V_{ccio} (任何辅助电压) 选择最好的 National 电源管理方案
- 可以选择的方案有开关稳压器或线性稳压器。
- 输入电源电压分别可以满足 3.3V、5V 和 12V

		V _{IN} = 3V	V _{IN} = 5V	V _{IN} = 12V
V_{ccint}				
V _{ccint} = 1.2V	I _{ccint} < 1000 mA (LDO)	LP3875-Adj	N/A ¹	N/A ¹
	I _{ccint} < 1000 mA (SW)	LM2734	LM2734	LM2734
	I _{ccint} < 3A	LM2743	LM2743	LM2673-Adj
	I _{ccint} < 5A	LM2743	LM2743	LM2679-Adj ² or LM2743 ³
	I _{ccint} < 7A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
	I _{ccint} < 9A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
	I _{ccint} < 12A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
	I _{ccint} < 16A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
V_{ccio}				
V _{ccio} = 1.5V	I _{ccio} < 500mA (LDO)	LP3874-Adj	LP3874-Adj	N/A ¹
	I _{ccio} < 500mA (SW)	LM3671-1.5	LM3671-1.5	LM2736
	I _{ccio} < 1000 mA (LDO)	LP3875-Adj	N/A ¹	N/A ¹
	I _{ccio} < 1000 mA (SW)	LM2734	LM2734	LM2734
	I _{ccio} < 3A	LM2743	LM2599-Adj ² or LM2650-Adj ³	LM2673-Adj ² or LM2650-Adj ³
	I _{ccio} < 5A	LM2743	LM2743	LM2679-Adj
	I _{ccio} > 6A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
V _{ccio} = 1.8V	I _{ccio} < 500mA (LDO)	LP3874-1.8	LP3874-1.8	N/A ¹
	I _{ccio} < 500mA (SW)	LM3671-1.8	LM3671-1.8	LM2736
	I _{ccio} < 1000 mA (LDO)	LP3875-1.8	N/A ¹	N/A ¹
	I _{ccio} < 1000 mA (SW)	LM2734	LM2734	LM2734
	I _{ccio} < 3A	LM2743	LM2599-Adj ² or LM2650-Adj ³	LM2673-Adj ² or LM2650-Adj ³
	I _{ccio} < 5A	LM2743	LM2743	LM2679-Adj
	I _{ccio} > 6A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
V _{ccio} = 2.5V	I _{ccio} < 500mA (LDO)	LP3874-2.5	LP3874-2.5	N/A ¹
	I _{ccio} < 500mA (SW)	LM3671-Adj	LM3671-Adj	LM2736
	I _{ccio} < 1000 mA (LDO)	LP3875-2.5	LP3875-2.5	N/A ¹
	I _{ccio} < 1000 mA (SW)	LM2734	LM2734	LM2734
	I _{ccio} < 3A	LM2743	LM2599-Adj ² or LM2650-Adj ³	LM2673-Adj ² or LM2650-Adj ³
	I _{ccio} < 5A	LM2743	LM2743	LM2679-Adj
	I _{ccio} > 6A	LM2743	LM2743	LM2743 or 1/2 LM2647 ⁴
	I _{ccio} < 500mA (LDO)	—	LP3874-3.3	N/A ¹

© 2008 National Semiconductor Corporation

37



The Sight & Sound of Information



参考设计

- National 有一个广泛的参考设计库
- 定期地更新新的参考设计

POWER.NATIONAL.COM
Power Supply Reference Designs for Altera FPGAs and CPLDs

Stratix II Stratix Cyclone Max II

Max II CPLDs									
Design #	Nominal Vin (V)	V _{ccint} (V)	I _{ccint} (A)	V _{ccio} (V)	I _{ccio} (mA)	Type of supply	NSC device(s) used	Topology(ies)	Comment
1	5	2.5	200	2.5	200	V _{ccint} + V _{ccio}	LM3352	Inductorless Switching	200mA max. joint I _{cc}
2	5	1.8	120	3.3	150	V _{ccint} + V _{ccio}	LM2798, LP3990	Inductorless Switching, LDO	Max II G
3	5	2.5	400	2.5	400	V _{ccint} + V _{ccio}	LP3871	LDO (Linear)	800mA max. joint I _{cc}

Cyclone FPGAs									
Design #	Nominal Vin (V)	V _{ccint} (V)	I _{ccint} (A)	V _{ccio} (V)	I _{ccio} (A)	Type of supply	NSC device(s) used	Topology(ies)	Comment
1	3.3	1.5	1	1.8	0.6	V _{ccint} + V _{ccio}	LM2734, LM3671	Buck, Synchronous Buck	Regulators with integral
2	5	1.5	1.5	2.5	0.6	V _{ccint} + V _{ccio}	LM2651, LM3671	Synchronous Buck	Regulators with integral
3	12	1.5	5	3.3	3	V _{ccint} + V _{ccio}	LM2679	Buck	Regulators with integral



The Sight & Sound of Information

© 2008 National Semiconductor Corporation

38

参考设计文档

- 在网站参考设计库中，每个设计都有完整的物料清单、测试数据和波形

National Semiconductor Corp. Stratix II - EP2S15 Vocint (Voore) Reference Design 3.3V Vin 1.2V @ 4A Vout BOM

Designator	Part Type	Manufacturer Part No	Description
C1	0.1uF	VISHAY VJ0805Y104KXXXA	Capacitor Ceramic X7R
C2	2.2uF	TDK C2012X5RQJ225	Capacitor Ceramic X7R
C3	0.01uF	VISHAY VJ0805Y103KXXXA	Capacitor Ceramic X7R
C4	10nF	VISHAY VJ0805Y103KXXXA	Capacitor Ceramic X7R
C5	320uF	SANYO 0M8050320U	SANYO Through Hole Cap
C6	2.7uF	VISHAY VJ0805Y272KXXXA	Capacitor Ceramic X7R
C7	560uF	SANYO 4MB680EXVR	Sanyo surface mount super low ESR surface mount super low
C8	560uF	SANYO 4MB680EXR	Capacitor Ceramic X7R
C9	100uF	VISHAY VJ0805A101KXXXA	Capacitor Ceramic X7R
C10	15nF	VISHAY VJ0805Y153KXXXA	Capacitor Ceramic X7R
D1	BAT54H	ON SEMI BAT54H	Schottky Diode
L1	DO3316P-222	COILCRAFT DO3316P-222	SMT Power inductor
P1	Vin 3.3V		TEST POINT
P2	1.2V@4A		TEST POINT
P3	Gnd		TEST POINT
P4	Gnd		TEST POINT
Q1	SI4838DY	VISHAY SI4838DY	Logic Level, Single N-Channel M
Q2	SI4838DY	VISHAY SI4838DY	Logic Level, Single N-Channel M
R1	10R	VISHAY CRCW080510R0F	1% Thick Film
R2	453R	VISHAY CRCW08054530F	1% Thick Film
R3	130k	VISHAY CRCW08051303F	1% Thick Film
R4	5.49k	VISHAY CRCW08055432F	1% Thick Film
R5	1R	VISHAY CRCW08051R00F	1% Thick Film
R6	2k	VISHAY CRCW08052001F	1% Thick Film
R7	2k	VISHAY CRCW08052001F	1% Thick Film
R8	100R	VISHAY CRCW08051000F	1% Thick Film
U1	LM2743	NST SEMI LM2743	Synchronous Buck Controller

Transient response

• Vin = 5V
• Vout = 1.2V
• Iout Transient:
— 2A to 4A

Vout transient: +/- 7.8mV

Tek Stop

Δ: 15.6mV
@: -7.20mV

Ch4 Mean 3.131 A

Vout

Iout

Ch1 20.0mV/%, Ch4 2.00 AΩ

Ch4 10.00 %

30 Sep 2004 15:33:02

National Semiconductor
The Sight & Sound of Information

National Semiconductor Corporation


National Semiconductor
The Sight & Sound of Information

© 2008 National Semiconductor Corporation

39


制造商开发板

National 5A 与 3A SIMPLE SWITCHER 稳压器



Cyclone

Stratix



National Semiconductor
The Sight & Sound of Information

© 2008 National Semiconductor Corporation

40



LM20124 设计工具

LM20124 Design Spreadsheet

Part 1: Power Stage Component Selection

Enter Your Application Parameters

Enter Your Input Voltage:	5	V
Enter Your Output Voltage:	1.2	V
Enter the Maximum Output Current:	4	A
LM20124 Switching Frequency:	1000	kHz
Enter the Maximum Output Voltage Ripple%:	1	%
Enter the Maximum Load Transient Magnitude:	3.5	A


Inductor Selection

Recommended L:	0.76	μH
Enter Your Chosen Inductor Value:	1	μH
Enter The DCR of Your Inductor:	5	mΩ

Capacitor Selection

Recommended Output Capacitance:	64.47	μF
Maximum Output Capacitor ESR:	13.157895	mΩ
Enter Your Output Capacitor Value:	100	μF
Enter Your Output Capacitor ESR:	5	mΩ

Output Voltage Characteristics



Part 2: Compensation

Enter Your Desired Crossover Frequency:	50	k
-----------------------------------------	----	---

Compensation Component Selection

Calculated Value of Cc1:	2.12	nF
--------------------------	------	----

Calculated Value of Rc1:	11.23	kΩ
--------------------------	-------	----

Calculated Value of Cc2:	0.00	pF
--------------------------	------	----

Enter Your Value for Cc1:	2	nF
---------------------------	---	----

Enter Your Value for Rc1:	11	kΩ
---------------------------	----	----

Enter Your Value for Cc2:	0	pF
---------------------------	---	----

Loop Characteristics

Expected Crossover Frequency: 49.83 kHz

Expected Phase Margin: 76.34 °

Part 3: Output Voltage SoftStart

Feedback Resistors

Enter a Value for Rfb2:	1	kΩ
	0	
	0	
	0	

Calculated Value of Rfb1:	5	kΩ
	0	
	0	


Soft-Start Capacitor

Enter Desired Startup Time:	1	ms
	0	
	0	
	0	

Calculated Value of Css:	6	nF
	2	
	5	
	0	

Part 3: Thermal Performance

Enter Your Board Parameters



常用 FPGA 的方案设计导引

- 包括下列信息

- 设计工具
- 电源应用技巧
- 参考设计
- LVDS 与其他方案

- 下载链接

- Power-Expert 软件
- 电源设计指南
- 初始电源估算
- 电源参考设计

<http://www.national.com/appinfo/power/>

POWER MANAGEMENT

Deutsche Version

Design

Enter your power supply design requirements

Vin Min Vin Max

14.0 22.0

Vout Iout

3.3 2

Ambient Temperature

30 °C

Click here to enter more outputs

Create Now

NEW! LED WEBENCH

WEBENCH® Online Power Supply Design Tools feature electrical simulation, WebSIM™, WebTHERM™, Build It, and Test It.



These tools speed up the design process, improving productivity and time to market.



Power Management Reference Designs

- Power Management Reference Design Library
- LED Reference Design Library

Power Management Selection and Design Guides:



The Sight & Sound of Information

