

一种基于 FPGA 的雷达信号模拟方法

陈瑞平¹, 关键², 邱军海², 李秀友²

(1. 烟台大学 光电学院, 山东 烟台 264005;

2. 海军航空工程学院 信息融合技术研究所, 山东 烟台 264001)

摘要: 采用基于 FPGA 的 DDS 软件编程方法实现了雷达信号的模拟,并以雷达线性调频脉冲信号和雷达视频信号的模拟为例,详细分析了该方法实现雷达信号模拟的原理及具体过程。给出了雷达信号模拟的部分实验结果,并与 DDS 专用芯片的方法进行了详细的比较。

关键词: 雷达 信号模拟 FPGA DDS

雷达信号模拟是一门综合技术。在理论上,要研究不同体制的雷达回波信号的特征、各种杂波的统计规律以及信号模拟的原理等;在技术上,要研究各种信号参数的模拟方法。由于模拟的目标信号参数可以根据需要灵活地设置,因而可信度高;又因雷达信号的模拟设备可以在实验室条件下工作,因而与常规飞行(航行)实验相比,节省了大量的费用^{[1][2]}。

在雷达系统中,采用 DDS 技术可以灵活地产生不同脉冲宽度、不同载波频率以及不同脉冲重复频率的信号,为雷达系统的设计者提供了全新的思路^{[3][4]}。利用专用 DDS 芯片是目前比较流行的信号产生方法。专用 DDS 芯片把所有功能都集中在一块芯片上,雷达系统设计师可以以此为平台进行开发。而基于 FPGA 的 DDS 软件编程方法则根据 DDS 技术的基本原理,充分利用了大规模芯片 FPGA 的资源优势和高速运算能力,除了能产生专用 DDS 芯片所具备的单频连续波、非连续波、各种形式的线性调频信号以外,还可以借助 FPGA 的庞大资源优势和内部存储器^{[5][6]},使非线性调频等复杂的信号更容易实现。

本文以此为出发点,将最新发展的 FPGA 技术与 DDS 技术相结合,采用基于 FPGA 的 DDS 软件编程方法实现雷达信号的模拟。

1 系统的硬件结构

在具体实现过程中主要采用一块基于 FPGA 的雷达信号处理卡。该卡既可以采集来自雷达接收机的中频信号、视频信号并对其进行数字信号处理,又可以自身模拟产生雷达中频信号、视频信号进行数字信号处理或不处理而直接送往雷达信号处理机。雷达信号处理卡的硬件电路结构框图如图 1 所示。FPGA 采用的是 Xilinx 公




图 1 雷达信号处理卡的硬件电路结构框图

司的 100 万门 FPGA 芯片 XC3S1000,其配置芯片为 Xilinx 公司的 1Mbit 容量的 PROM 芯片 XC18V01,以主动串行方式对 FPGA 进行上电配置。A/D 转换器和 D/A 转换器分别为 ADI 公司 12 位高速模数转换芯片 AD9432 和 14 位高速数模转换芯片 AD9764。SRAM 采用 Cypress 公司的 256K×16bit SRAM 芯片 CY7C1041。

利用 FPGA 实现 32 位/33MHz 的 PCI 接口逻辑,进行实时信号采集和传输控制。由于 FPGA 具有层次化的存储器系统,其基本逻辑功能块可以配置成 16×1、16×2 或 32×1 的同步 RAM,或 16×1 的双端口同步 RAM,因此可以在 FPGA 内部配置高速双口 RAM 用作信号传输的数据缓冲器。同时,为了节省 FPGA 的内部逻辑资源,在 FPGA 外围配置了适当的 SRAM 用来存储数据。

2 雷达线性调频脉冲信号的模拟

雷达中频信号频率很高,必须通过硬件实时产生。

2.1 基于 FPGA 软件编程实现雷达线性调频脉冲信号

结合处理卡的结构特点,采用 FPGA 与高速 D/A 转换器相结合的方案产生雷达线性调频脉冲信号。在该方案中,利用软件编程方法在 FPGA 内部形成 DDS 电路,FPGA 输出的全数字线性调频信号送往高速 D/A 转换器

集成电路应用

得到最终的模拟线性调频信号。由于处理卡采用 PCI 总线结构,因此可通过计算机实时修改线性调频信号的参数设置,改善人机接口,提高系统的灵活性。

利用 FPGA 软件编程方法实现雷达线性调频脉冲信号的原理图如图 2 所示。




图 2 基于 FPGA 软件编程实现雷达线性调频脉冲信号的原理图

图中,clk 为系统的主时钟,可以直接接晶振,与 FPGA 全局时钟相连。触发控制模块、天线控制模块、波门控制模块以及 DDS 模块利用 FPGA 和软件编程方法实现。天线信号控制模块产生的天线信号控制目标信号的方位;触发控制模块产生的主触发信号控制目标信号的距离;天线信号、主触发信号与输入的目标信号的其他参数、噪声参数送波门控制模块,由波门控制模块进行时序控制产生 DDS 模块所需的参数,DDS 模块输出目标信号的幅度。所有时钟周期产生的目标信号的幅度相积累,即产生雷达线性调频脉冲信号。

2.2 基于 FPGA 软件编程方法实现 DDS 模块

由于传统的 DDS 电路产生的是固定频率的正弦波信号,信号频率受相位增量 $\Delta Phase$ 控制,若要产生线性调频信号,则必须实时改变 $\Delta Phase$,使 $\Delta Phase$ 根据频率步进量 f_{step} 而线性变化。因此基于 FPGA 软件编程方法实现雷达线性调频脉冲信号时,除了需要在 FPGA 内部实现相位累加器、正弦波形 ROM 存储器等 DDS 基本电路之外,还需要在 FPGA 内部实现频率累加器,基于 FPGA 软件编程方法实现 DDS 模块的原理图如图 3 所示。




图 3 基于 FPGA 软件编程实现的 DDS 模块的原理图

在产生线性调频脉冲信号时,每来一个时钟脉冲,便通过软件编程控制频率累加器产生线性增加的瞬时频率,然后经过相位累加器运算,输出线性调频信号的瞬时相位,以此相位值寻址正弦值存储表,通过查表得到与相位值相对应的幅度量化值;在下一个时钟周期来临时,频率累加寄存器将在上一时钟周期作用后所产生的新的频率数据反馈到频率加法器的输入端,以使频率加法器继续累加,频率累加的瞬时值与上个时钟周期相位累加器反馈到相位加法器输入端的数据累加,然后再依此时钟周期累加的相位值重新寻址正弦值存储表,得到对应的幅度量化值,依此循环,幅度量化值经过累加,并经 D/A 转换器得到连续的阶梯波,经低通滤波器滤除其中的高频分量,最后即可得到所需线性调频信号。

2.3 主要工作参数的确定

由上述基于 FPGA 软件编程产生线性调频脉冲信号的原理可知,需要设定的工作参数包括雷达的工作参数以及 DDS 模块的工作参数。其中,雷达的工作参数包括触发信号的参数、目标信号的参数、天线工作参数,这些参数在 FPGA 中需要表示成二进制的形式。

已知系统工作时钟频率为 f_{clk} 、频率累加器与相位累加器位数为 N ,要产生的中频为 F_0 、带宽为 B 、时宽为 T ,其频率步进变化如图 4 所示。在 FPGA 进行软件编程时只需计算出起始频率 f_{start} 和频率步进量 f_{step} 即可。




图 4 线性调频信号频率步进变化示意图

起始频率 f_{start} 和频率步进量 f_{step} 的计算公式如公式(1)和(2)所示,因为在 VHDL 语言中,数值的表示方法都是二进制的,所以通过公式(1)和(2)计算的结果都是二进制的,并且是无量纲的。

$$f_{step} = (F_0 - B/2) \times 2^N / f_{clk} \quad (1)$$

$$f_{step} = (B \times 2^N) / (T \times f_{clk} \times f_{clk}) \quad (2)$$

经过频率累加器输出的是严格线性增长的瞬时频率。在实际过程中,相位累加器的输出要经过相位截断再进行寻址,从而引入一定的相位误差。虽然这一误差会影响到线性调频信号的线性度,但是调频斜率为相位的二次导数,相位截断误差本身已很小,所以对调频线性度的影响就更小了。

集成电路应用

2.4 杂波信号的模拟

在雷达系统中,常需要杂波信号的模拟,即加入一定的随机噪声,给出具有所要求的统计特性和频率特性的噪声,并可控制其强度,从而得到不同信噪比条件下的系统性能。

由于伪随机噪声具有类似于随机噪声的一些统计特性,并具有随机噪声的特点,便于重复产生和处理,因此得到了日益广泛的应用。如果采用一般硬件电路实现伪随机噪声,其电路结构相当复杂,而采用 FPGA 软件编程方法可以很好地解决这个问题。利用 FPGA 软件编程方法实现 m 序列时,产生的 m 序列与噪声强度相乘,即可得到原始的白噪声信号。由于一般硬件实现杂波比较困难,因此实际中只模拟出了 m 序列近似服从均值为零的均匀分布的杂波。

3 雷达视频信号的模拟

雷达视频信号的模拟分为相参视频信号和非相参视频信号的模拟。通常,视频信号产生的方法一般有两种:一种是利用计算机模拟产生目标和杂波数据,通过计算机接口发往信号处理卡上的大容量存储器中,从该存储器中将模拟数据读出,便得到数字量的视频信号;另一种方法是采用 FPGA 软件编程方法,利用 FPGA 硬件实现目标和杂波数据的产生,目标和杂波参数可以通过计算机利用软件编程设置。本设计中采用的是后一种方法,目标和杂波参数可以通过计算机更改。

3.1 雷达非相参视频信号的模拟

模拟产生的仅含有幅度信息的非相参视频信号,根据参数设置直接在 FPGA 中产生。利用 FPGA 软件编程实现非相参视频信号的原理如图 5 所示。




图 5 基于 FPGA 和软件编程实现非相参视频信号的原理图

3.2 雷达相参视频信号的模拟

模拟产生的含有幅度与相位信息的相参视频信号,根据参数设置直接在 FPGA 中产生。相参视频信号的实现方法与非相参视频信号相类似,只是在产生目标信号后,需要对输出的目标信号相位采用查找正弦表和余弦表的方法以便在 FPGA 中产生正交的 I/Q 信号。利用 FPGA 软件编程实现相参视频信号的原理如图 6 所示。




图 6 基于 FPGA 软件编程实现相参视频信号的原理图

4 实验结果

基于上述原理,首先对 VHDL 代码进行了时序仿真,然后将编译综合后的 BIT 文件下载到 FPGA 芯片中进行系统联调。实验表明,采用 FPGA 软件编程技术较好地实现了雷达信号的模拟,而且信号波形比较稳定。

4.1 雷达线性调频脉冲信号的模拟

图 7 为利用 Modelsim 软件对本设计所产生的雷达线性调频脉冲信号进行仿真得到的时序仿真图。从图中可以看出,在每个触发周期内,所产生信号的频率在不断线性增加,较明显地显示出所产生的信号是线性调频脉冲信号。




图 7 线性调频信号产生的时序仿真图

在实际调试过程中,在 7.5km (50 μ s) 距离上模拟产生了一个脉宽为 7 μ s、周期为 700 μ s、带宽为 5MHz,中频为 7.5MHz 的雷达线性调频脉冲信号,在示波器上的观察结果如图 8 和图 9 所示。

在图 8 中,模拟的线性调频脉冲信号距触发信号的距离为 7.5km (50 μ s),线性调频脉冲信号的脉宽为 7 μ s。从图 9 可以看出,本系统所产生的线性调频脉冲信号取得了较好的效果。

4.2 雷达视频信号的模拟实验

在 15km (100 μ s) 距离上模拟产生一个周期 700 μ s、脉宽 7 μ s 的雷达非相参视频信号,在示波器上的观察结果如图 10 所示。

在 15km 距离上模拟产生一个周期 700 μ s、脉宽 7 μ s、速度 10m/s (多普勒频移 200Hz) 的相参的正交 I/Q 视频信号。D/A 输出的 I、Q 两路信号在示波器上的观察结果如图 11。




图8 雷达线性调频脉冲信号模拟效果图




图9 线性调频脉冲信号模拟波形




图10 非相参视频信号模拟波形




图11 相参视频信号模拟波形

从图 11 可以看出,输出的单路信号的包络为正弦波,从而说明模拟的相参信号取得了较好的效果。

5 与 DDS 专用芯片方法的比较

由于基于 FPGA 的 DDS 软件编程同样利用了 DDS 技术的基本原理,主要部分均由频率累加器、相位累加器、相位/幅度转换器组成。所以同 DDS 专用芯片的方法

一样,本方法所产生的信号具有可通过编程灵活控制参数、具有高的调频线性度和频率稳定度等 DDS 技术所特有的优点。但是与采用 DDS 专用芯片的方法比较,还有自己的优势和不足。

由输出信号的频率分辨率可知,本系统的参考时钟频率为 40MHz,相位累加器的位数 N 为 24 位,而专用 DDS 芯

片,如 AD9854 的相位累加器的位数 N 为 48 位。虽然本系统产生的线性调频信号在精度和速度上略有不足,但已基本满足绝大多数系统的使用要求。若要产生更低频率及更精确的波形,可以提高分辨率并相应减小基准时钟,这在 FPGA 中实现起来相对比较容易。

另一方面,基于 FPGA 的系统功能完全取决于设计需求,可以复杂也可以简单,而且 FPGA 芯片还可在系统现场升级,使系统具有较大的可扩展性^[6]。另外,将 DDS 设计嵌入到 FPGA 芯片所构成的系统中,只是充分利用了 FPGA 系统的软件资源,其系统的硬件成本并不会增加多少,而购买专用 DDS 芯片则使系统的硬件成本和体积都增加很多。因此,采用基于 FPGA 的 DDS 软件编程技术具有较高的性价比,并提高了系统的性能和可靠性。

本系统所模拟产生的雷达信号基本达到了预定的指标,能够满足实际工程的需要,在雷达系统中有着较好的应用前景。本文原理以及本系统亦可用于产生相位编码脉冲信号等复杂雷达信号形式,具有较大的可扩展性。

参考文献

- 1 丁鹭飞,耿富录. 雷达原理[M]. 西安:西安电子科技大学出版社, 2000
- 2 弋 稳. 雷达接收机技术[M]. 北京:电子工业出版社,2005
- 3 张明友,汪学刚. 雷达系统[M]. 北京:电子工业出版社, 2006
- 4 马合营, 杨子杰. 基于 DDS 技术的雷达波形产生系统[J]. 武汉大学学报(理学版), 2002;(6):379~382
- 5 姜田华. 实现直接数字频率合成器的三种技术方案[J]. 电子技术应用, 2004; 30(3):33~35
- 6 张华桦. 基于 FPGA 的直接数字频率合成技术设计与实现[J]. 国外电子元器件, 2003;(12):33~35

(收稿日期:2006-06-19)