

用 AVR 单片机实现 MMSE 位同步捕捉算法

夏继媛, 胡启龙

(深圳职业技术学院 电子与信息工程学院, 广东 深圳 518055)

摘要: 提出了一种数字通信系统中基于最小均方误差原理的位同步捕捉算法, 对算法的提出及原理进行了理论分析。此算法通用性强, 实现位同步捕捉速度快, 易于高速单片机及 DSP 实现, 具有良好的抗噪性能。以 ATMEL 公司的 ATMEGA16L 芯片为例, 给出了算法在实现过程中的程序优化策略及注意事项, 为复杂控制算法在通信领域中的应用开辟了一条新的途径。

关键词: 数字通信; 位同步; 最小均方误差; AVR 单片机; DSP

中图分类号: TN919.3

文献标识码: A

文章编号: 1674-7720(2011)08-0070-03

Capture algorithm of bit synchronization based on MMSE with AVR MCU

Xia Jiyuan, Hu Qilong

(School of Electronics and Information Engineering, Shenzhen Polytechnic, Shenzhen 518055, China)

Abstract: This paper presents a bit synchronization capture algorithm and optimization process based on MMSE theory, it gives the theoretical analysis aimed at the suggestion, theory, and performance of the algorithm. This algorithm has the performance of high fidelity and better noise robust, it can be implemented with high speed MCU and DSP according to its less time calculation. And illustrate with a kind of AVR, ATMEGA16L of ATMEL Corporation to discuss detailedly optimized strategy of software and other attentive items during design procedure. It creates a new approach for complex control algorithm in application of communication field.

Key words: digital communication; bit synchronization; MMSE; AVR MCU; DSP

同步是通信系统中收发双方之间相互协调的一个关键环节, 同步系统的性能优劣决定着通信质量的好坏。没有一个良好的同步系统, 则收发之间的通信就无法进行。尤其是数字通信, 除了载波同步外, 还要求有位同步、帧同步, 在扩谱通信中还有扩谱码的同步, 对于数字通信网则还有网同步的问题^[1-2]。对于帧同步、扩谱码同步和网同步而言, 位同步则是前提和基础。位同步又称为码元同步, 也有称之为比特同步和时钟同步的^[3], 是指要求通信接收端必须产生与所接收的码元重复频率和相位相一致的比特定时脉冲序列, 以保证接收方能够正确地对数字通信的基带信号进行比特级信息的抽样判决。

本文提出一种基于最小均方误差原理的码元同步捕捉算法, 该算法在收发双方时钟不一致的前提下能够快速对比特流数据的起始点做出估计, 为后续码元恢复和同步跟踪的顺利完成打下坚实基础。该算法通用性强, 利用有限的运算资源能够快速有效地实现基带数字

信号的码元初始同步, 易于高速单片机及 DSP 实现, 具有良好的抗噪性能。同时用算法取代部分硬件电路, 使电路小型化, 并以 ATMEL 公司的 ATMEGA16L 芯片为例, 给出了算法在实现过程中的程序优化策略及注意事项。

1 基本原理

1.1 基带信号处理流程

接收方先对发送方发出的含有噪声的比特数据流进行解调, 然后取观察长度为 L 的比特数据进行采样, 要求观察长度 L 至少包含 3 个码元数据信息, 每个码元采样 M 个样点, 利用该 $(L \times M)$ 个样点进行位同步捕捉计算, 得出比特数据流的起始点, 然后利用码元判决算法对含有噪声的数据进行恢复, 同时根据计算出来的判决误差实现对码元同步进行跟踪调整。在获得初始位同步的前提下, 基带信号的处理流程框图如图 1 所示。

1.2 码元脉冲

无论采用什么波形和码型, 数字基带信号都可以用统一的数学式表示, 设构成数字基带信号的基本波形 g

技术与方法 Technique and Method




图1 获得初始位同步的基带信号处理流程图

(t)如图2所示,其数学表达式如式(1)所示。

$$g(t) = \begin{cases} 1 - \exp(-\omega t) & 0 \leq t \leq T_b \\ [1 - \exp(-\omega T_b)] \exp[-\omega(t - T_b)] & T_b \leq t \leq 2T_b \\ 0 & \text{其他} \end{cases} \quad (1)$$




图2 数字基带信号基本波形

1.3 处理接收信号

由于数字基带信号都是由形状相同、时间上相距 T_b 的一系列脉冲所组成的,而这些脉冲的相对幅度或极性取决于相应的数字消息,因此 $s(t) = \sum_{k=-\infty}^{+\infty} b_k g(t - kT_b)$,式中 $s(t)$ 表示数字基带信号; $b_k g(t - kT_b)$ 表示第 k 个码元波形; b_k 是第 k 个码元的相对幅度,它是随机的。对于双极性信号 $b_k = \begin{cases} -1 & (a_k=0) \\ 1 & (a_k=1) \end{cases}$,由此可知数字基带信号的第 k 段波形表达式为:

$$s(t) |_{kT_b \leq t \leq (k+1)T_b} = b_{k-1} g[t - (k-1)T_b] + b_k g(t - kT_b) \quad (2)$$

现对第 k 段波形进行采样,每个码元周期采四个样点, T_s 为采样周期,满足 $T_b = MT_s$, M 为一个码元周期内的采样点数(即 $M=4$),满足 $T_b = MT_s$,将 $t |_{0 \leq i \leq 7} = \Delta t + kT_b + iT_s$ 带入式(2)整理,可得:

$$s_i |_{0 \leq i \leq 7} = b_{k-1} g[\Delta t + (M+i)T_s] + b_k g(\Delta t + iT_s) \quad (3)$$

再将 $g_i = g(\Delta t + iT_s)$ 带入式(3)可得: $s_i = b_{k-1} g_{M+i} + b_k g_i$,在同步的条件下,接收信号序列被划分为码元段,每段 M 个样点。第 k 码元的第 i 个样点记为 \tilde{r}_{ki} ,其中含有的有用信号为 $A s_{ki} = A(b_{k-1} g_{(M+i)} + b_k g_i)$,式中, A 为接收信号幅度。

1.4 快速位同步算法

快速位同步的任务是进行同步点的初值估计,计算出时间偏移的采样点数(即同步点的位置)。基本方法是利用最优化技术,使得接收序列与参考序列的均方误差最小。

建立定时中断时隙周期,0时隙开始采样信号,共 KM 个样点,记为 $r(n), n=0, 1, \dots, KM-1$,去直流后的样点记为 $\tilde{r}(n), n=0, 1, \dots, KM-1$ 。在位同步的前提下,一段码元波形对应 M 个样点,但在未同步时, KM 个样点跨越 $(K+1)$ 段码元段,将其分别编号为 $0, 1, \dots, K$ 。若最后一段包含 m 个样点,则首段(第0段)包含 $M-m$ 个样点, $m=0, 1, \dots, M-1$ 。对应一个 m ,假设 H_m ,认为这种样点分段与发射信号码元同步,初始定时的算法即检验哪种假设成立;对每种假设,恢复出 $(K+2)$ bit 数据,以此计算出对应的均方距离 D_m ,最小者对应合理假设,得出合理的 m 值后,调整采样时隙,使调整之后的采样时刻为码元的理论采样时刻。

2 算法实现

同步捕获的任务是进行同步点的初值估计,系统采样 12 bit 数据,即 48 对 r_x, r_y ,按照同步捕获算法公式,最终得到时间偏移的采样点数,进而修改采样时隙 t_s 。编程使用的算法公式中间涉及多个序列,根据其使用周期和字长,合理分配内存,对已使用完毕的序列进行覆盖,预防 SRAM 空间的资源紧缺和分配混乱,降低程序出现不明错误的概率。现以 ATMEL 公司的 ATmega16L 单片机为例,程序流程图如图3所示,SRAM 具体分配如表1所示,程序从地址为 160 的内存单元开始,每 55 个内存单元为一组,共分出 8 组,进行各个序列的存放,依据运算顺序,可依表格从上到下,从左到右进行三次复用。




图3 程序流程图

表1 同步捕获程序内存分配

组号	存储起始地址	第一次分配	字长	第二次分配	字长	第3次分配	字长
1	160	\tilde{r}_x	B	w	2 B	z	B
2	215	\tilde{r}_y	B	u	2 B	z_r	B
3	270	q_A	2 B	v	2 B	a	B
4	325	q	2 B	u_r	B	-	-
5	380	w_A	2 B	v_r	B	-	-
6	435						
7	490						
8	545						

技术与方法 Technique and Method

在规定了各个运算序列的内存地址之后,即可依据公式进行编程,最终得到同步偏移采样点数 m 。在实际调试过程中,为了测试程序运算的正确性,在完成 48 对样点采集之后,将定时中断关闭,用串口将样点传出并在仿真程序中进行理论运算,可得到中间所有序列的理论值和最终的 m 值。在捕获算法运算过程中,可通过添加简单的串口传数程序传出实际运算出的序列,与理论值进行对比即可方便地检查程序的正确性。

对于 m 值,亦可通过采样点绘制的波形图判断正误,如图 4 所示,为某次采集的样点,程序计算出的 m 值为 1,意味着最后一段包含 1 个样点,则在图中,从右侧去除一个样点,每 4 个样点一组,恰好能对波形进行合理的采样,此 m 值正确。




图 4 接收信号波形

通过测试,同步捕获模块的运算时间为 2.245 ms,捕获之后,仍然保持 83.3 μ s 的定时采样时间,平均能保持 153 bit 的正确接收,这就给同步跟踪的实现创造了很充裕的时间。

综合上述分析,在信噪比 SNR 很低的情况下,观察长度满足一定条件时,该初始位同步捕捉算法能对比特数据流的起始点做出正确估计,具有较强的抗噪性能。该算法与载波相位、频偏无关,说明此算法具有良好的稳定性。算法结构简单,易于在 DSP 和高速单片机上实现。笔者已经将该算法在 AVR 单片机上实现并成功应用于某军事无线电数字通信系统中。

参考文献

- [1] 樊昌信,张甫翊,徐炳祥,等. 通信原理(第 5 版)[M]. 北京:国防工业出版社,2001.
- [2] 张应中,张德民,温启荣,等. 数字通信工程[M]. 北京:人民邮电出版社,1996.
- [3] 谭雪菲. 数字通信系统中同步技术的研究[D]. 南京:南京理工大学,2007.
- [4] 乔俊杰. QAM 解调芯片中码元同步电路的设计与实现[D]. 南京:东南大学,2006.

(收稿日期:2010-12-20)

作者简介:

夏继媛,女,1979 年生,硕士,讲师,主要研究方向:无线数据通信。

胡启龙,男,1962 年生,硕士,讲师,主要研究方向:无线通信系统。