

基于 FPGA 的高速工业相机的设计与实现*

樊辉¹, 郑力新²

(1. 华侨大学 信息科学与工程学院, 福建 厦门 361021;

2. 华侨大学 工学院, 福建 泉州 362021)

摘要: 介绍了一种基于 FPGA 的高速工业相机的实现, 其中包含了 CCD、AD 驱动, 数据预处理, UART 接口以及 Cameralink 接口的设计, 并给出了设计实际运行的结果。此相机可稳定可靠高速地完成大分辨率图像采集工作。

关键词: 线阵 CCD; Cameralink; FPGA

中图分类号: TB96

文献标识码: A

文章编号: 1674-7720(2014)06-0077-04

The design and implementation of a high speed camera based on FPGA

Fan Hui¹, Zheng Lixin²

(1. College of Information Science and Engineering, Huaqiao University, Xiamen 361021, China;

2. College of Engineering, Huaqiao University, Quanzhou 362021, China)

Abstract: A kind of high speed industrial camera based on FPGA implementation is introduced in this paper. The industrial camera includes the CCD and AD driver, data preprocessing and the design of UART interface and Cameralink interface. Besides, the design of actual operation result is given in the paper. The results show that the camera can be stable and reliable in high-speed and high resolution image acquisition work.

Key words: linear CCD; Cameralink; FPGA

在机器视觉系统中, 图像信号的质量很大程度上决定了系统的可靠性。上世纪 70 年代发展起来的半导体光电成像器件 CCD (Charge Coupled Device) 以其高集成度、高灵敏度、大分辨率等优势, 广泛应用于图像成像系统。CCD 分为线阵 CCD 与面阵 CCD, 而线阵 CCD 更适于高精度测量和运动物体成像系统, 因此线阵 CCD 在工业检测中大量使用。随着机器视觉系统及微电子行业的发展, 工业检测中需要更大分辨率、更高灵敏度的线阵 CCD 相机, 以满足日益发展的需要。但现在市场上成品线阵相机价格高昂, 国内已有学者^[1-3]进行了研究探索, 本文在吸收前人经验并结合实际需要的的基础上, 设计了一种基于 Cameralink 接口的线阵 CCD 的高速高精度工业相机, 以期能为机器视觉设计提供可使用的稳定图像。

1 相机方案设计

相机以 Altera 的 EP3C25Q240C8 为主控芯片, 完成对各个芯片的时序驱动信号、图像预处理及各接口控制实现。

CCD、AD 在 FPGA 对应模块产生的驱动信号驱动下工作。线阵 CCD 图像传感器 KLI2113 采集并输出模拟图像信号, 经 AD9945 转化为数字图像信号。数字图像数据经 FPGA 进行预处理后经过传输接口准备传送。为了实现数据高速可靠并且大容量的传输, 相机采用了 Cameralink 接口对数据进行传送, 同时, 本系统中设计了 UART 接口部分, 完成对上位机控制信号的接收, 同时该模块还负责针对接收到的控制指令, 产生相应的 FPGA 内部各相应模块的控制信号, 实现对该相机的控制。相机系统框图如图 1 所示。




图 1 相机设计系统框图

* 基金项目: 福建省产业技术开发项目(25201071); 泉州市技术开发项目(2011G74); 福建省科技厅项目(2013H2002)

技术与方法 Technique and Method

2 相机模块实现

2.1 CCD 驱动设计

CCD 芯片是整个图像采集系统的核心器件。本相机采用柯达公司的 KLI-2113^[4]作为系统的图像传感器。KLI-2113 是一款彩色三基色线阵 CCD, 其最高频可达 20 MHz, 有效像元为 2 098 个, 总计像元为 2 128 个, 因此以此为图像传感器的系统最高频率可达 9 kHz。CCD 的原理决定了其需要严格的驱动时序。KLI-2113 正常工作必须的几个信号: $\phi 1$ 、 $\phi 2$ 、 $\phi 2s$ 、 ϕR 、TG1、TG2、LOGn, 其中 $\phi 1$ 、 $\phi 2$ 是像元间寄存器的移位时钟信号, $\phi 2s$ 设计用来实现输出方式控制, 可将输出方式调节为单像元信号或双像元信号, ϕR 为像元输出复位时钟信号, TG1、TG2 为像元电子输出门, LOGn 主要控制曝光时间。本系统为了保证分辨率, 采用单像元信号输出方式, CCD 时序图如图 2 所示。




图 2 KLI-2113 驱动时序图

本系统的 CCD 驱动基于 EP3C25Q240C8, 使用 Verilog HDL 设计, 仿真波形如图 3 所示。

2.2 AD 驱动设计

在图像处理系统中, 模数转换是图像数字化的关键, 影响着整个系统图像的可靠性和稳定性。ADI 的 AD9945^[5]集成了直流偏置、相关双采样、暗元校正、增益可编程等功能, 同时由于其增益可编程及相关参数可通过 SDI (Serial Digital Interface) 控制, 使其成为模拟增益控制的实现方式。此外, AD9945 采用相关双采样的采样方法可在一定程度上消除电平浮动等引起的噪音, 使数据更加可靠稳定。基于以上原因, 本系统采用 AD9945 作为模数转换器。

AD9945 的信号主要分为两组, 配置信号与工作信号。配置信号为三线串行数字接口 (SCK、SDATA、SL), 保证内部寄存器被正确赋值, 这组时序要求相对较低。工作信号为 SHP、SHD、CLPOB、PBLK、DATACLK。此组信号




图 3 CCD-AD 驱动仿真波形

前两个为双采样的时钟信号, CLPOB 为暗元钳位信号 (采样暗元, 在有效元的时候减去暗元值, 取得一个可靠的像元数据), PBLK 为有效像元段选择, DATACLK 为像元数字信号输出时钟。AD9945 的时序如图 4 所示。

由于 AD9945 采用双采样方式采集转化 CCD 输出的模拟信号, 所以对两个芯片驱动信号的同步要求十分严格。为了更好地实现此要求, AD 与 CCD 驱动采用相同的基准时钟, 同时通过全局时钟资源布局布线的时钟源设计, 以此满足时序约束的需要。设计仿真波形如图 3 所示。

2.3 数据处理

由于镜头、CCD 本身对光响应不均匀等原因, 图像采集系统采集到的图像一般需要经过平场校正。本设计中, 主要针对 CCD 的非均匀性响应进行校正, 校正中, 采用两点法^[6]进行适当改进, 以适应实际应用需要; 由于不同环境下光线不同, 三基色响应会有差别, 此时需要进行图像的白平衡。本系统中, 图像进行了平场校正及手动白平衡处理, 同时, 在系统中实现了模拟增益调节和数字增益调节。




图 4 AD9945 基本驱动时序

2.3.1 平场校正

CCD 是积分型器件, 输出电流与器件光敏面上的照度和曝光时间有关, 以 I 代表输出信号, E 代表光敏面上的照度, t 代表曝光时间, 正常工作时^[7]有:

$$I = KEt \quad (1)$$

式中, K 为比例常数。 $Q = Et$, Q 定义为曝光量。

技术与方法 Technique and Method

图 5 为 KLI2113 手册提供的在不同条件下的响应曲线,考虑图中 3 条实际响应曲线,设计中采用式(2)对实际曲线近似建模,并以此为基础进行校正。

$$I = KQ + I_0 \quad (2)$$

其中, K 为比例常数, I_0 为暗曝光时的信号响应。同时, Q_{\max} 为照度最大值(实际校正时定义 Q_{\max} 为调节光源使 60% 像元信号输出值达到 240), 则得到最大信号输出值 I_{\max} 。由式(2)推导可得:

$$I_{\max} - I_0 = KQ_{\max} \quad (3)$$

如图 5 所示,理想响应曲线为:

$$I' = K'Q \quad (4)$$

并满足照度为 Q_{\max} 时, $I' = 255$, 由式(3)和式(4)可推导出:

$$K' = \frac{255}{I_{\max} - I_0} \quad (5)$$




图 5 KLI-2113 曝光响应曲线

基于以上的设计思想,同时因在设计中使用 16 位定点表示小数方法(8 位整数和 8 位小数),结合实际系统,采用多次采集相关值进行累加求均值的方法,故整理可得到方便实现的像元校正因子求导公式:

$$K' = \frac{255 \times 2^{16}}{I_{\max} \times 2^8 - I_0 \times 2^8} = \frac{255 \times 2^{16}}{\sum_1^{256} I_{\max} - \sum_1^{256} I_0} \quad (6)$$

其中, I_{\max} 、 I_0 分别为第 i 次采集到的最大值及暗电平值。

在预处理模块完成以上过程后,各像元对应的平场校正因子求取完成,存储在 FPGA 内部生成的寄存器中,对以后采集的对应位置像元乘以校正因子,达到平场校正的效果。

2.3.2 白平衡

简单来说,图像白平衡即是通过调节三基色的值,使图像在白背景下显示为白色,不存在色差,此时三基色值的比为 1:1:1。但由于环境光线的不同,白色背景下的图像会存在色差,此时需要对图像进行白平衡校正。本相机设计实现中采用了手动白平衡校正的方法。在该模块中,同样采用 16 位定点运算方法,设计中有 3 个 16 位 \times 16 位乘法器,分别对应于 RGB 三通道。校正过程

中,通过上位机传送校正通道及校正因子,在 UART 接口接收、解码后,生成相应的使能信号,刷新原通道校正因子。16 位数字图像数据(8 位的图像数据乘以 256)通过设计的对应通道的乘法器与对应的校正因子相乘,得到校正后的数据,取 8 位有效数据作为校正后的输出值。

2.3.3 数字增益与模拟增益控制

在暗环境中,图像需要增加放大增益来获得可用图像,故在本相机中,加入了模拟增益控制与数字增益控制两种增益控制方式。

与白平衡调节相同,数字增益控制方式通过 16 位乘法器方式实现,增益倍数通过串口由上位机向相机系统发送。采用此方法,数字增益可实现 1~256 的增益放大倍数,而最小放大倍数达 1/256。模拟增益则采用 AD9945 的可变增益性能,通过上位机发送控制指令改写 AD 的增益倍数而实现模拟增益的变化。基于 AD9945 的性能,模拟增益范围在 6 dB~40 dB。

2.4 UART 接口

本相机实现中,对上位机指令的接收通过 UART 接口实现。为了完成上位机对本系统控制指令的实现,UART 接口分两部分实现,一是 RS232-RS485 转接口,一是 FPGA 内设计的 UART 收发接口模块。为了保证系统可实现远距离控制和控制指令的准确性,设计中采用了 RS485 协议应用差分电平传输数据。故在系统中加入了 RS232-RS485 转接口。UART 收发接口模块功能上实现对控制指令的接收及解码,并对其他模块传输相应操作指令及对应数据。本系统中,约定的控制数据帧如图 6 所示,'N'和'F'分别作为数据帧的头和尾,在接收模块中判断数据是否传输准确,第二位为控制指令类型,对应于各个模块的控制,解码后产生对应模块控制字刷新使能信号,将第三位和第四位作为控制字写入对应模块。各模块根据收到的使能信号及控制字完成相应操作,实现上位机对本系统的控制。控制指令类型如表 1 所示。




图 6 串口通信数据格式

2.5 Cameralink 接口

为了实现数字图像的可靠、快速、大容量传输,本系统采用了 Cameralink 接口的 base 模式作为图像传输接口。此接口包含基于 DS90CR285 的硬件转接口和基于 FPGA 的频率转化及相应时钟信号、使能信号的接口控制模块两个部分。由于 CCD 最大频率为 20 MHz,而 Cameralink 可工作在 75 MHz,故在接口控制模块中设计一个双端 RAM,以此作为图像数据在不同频率下的转化单元。

表 1 控制指令类型表

控制类型		控制字(H)
模拟增益 AG	红色(R)	11
	绿色(G)	12
	蓝色(B)	13
数字增益 DG	红色(R)	21
	绿色(G)	22
	蓝色(B)	23
手动 白平衡 HWB	红色(R)	31
	绿色(G)	32
	蓝色(B)	33
平场校正 FF	暗元采集	50
	满曝光采集	51

同时,接口控制模块还对应地产生数据有效信号、行有效信号、帧有效信号 3 个图像同步信号及传输时钟。然后,硬件转接口将 24 位图像数据及相应的 4 位图像同步使能信号(3 位图像同步信号与 1 位自定义控制位,自定义控制位在本设计中未使用)通过 DS90CR285 转化为 4 路 LVDS 传输,同时将传输时钟也对应转化为 1 路 LVDS 传输。

3 实验效果

相机测试平台基于 DALSA 的 X64-CL iPro 图像采集卡实现。相机的 CCD 工作在 10 MHz 工作频率, Cameralink 传输速度在 40 MHz 下,测试对象为华大作业纸,传至上位机显示得到的图像如图 7 所示。测试结果表明,本系统在较高速度下能够稳定工作并得到可用的采样图像。

本系统利用 FPGA 和线阵 CCD 进行图像采集,主要介绍了各器件驱动及接口模块,实现了图像的高速采集和稳定传输,为后续处理单元提供可靠数字图像。本系统在平场校正及 AWB(自动白平衡)、AE(自动曝光)等方面还可进行深入研究和探索,使相机工作性能更加优异。



图 7 实验效果图

参考文献

- [1] 李明伟,黄鸽,刘静茹.一种高速线阵 CCD 图像数据采集系统[J].仪器仪表学报,2005,26(8):716-717.
 - [2] 李红梅,陈敏聪,陈子瑜,等.线阵 CCD 数据获取方法研究与设计[J].电子测量技术,2008,31(6):521-523.
 - [3] 张志成,毕明德,孙志刚,等.基于 CPLD 的线阵 CCD 图像采集系统[J].电气自动化,2012,34(1):28-30.
 - [4] Eastman Kodak Company.Kodak digital science KLI-2113 image sensor REV 4[Z].2001.
 - [5] Analog Devices, Inc.Complere 12-bit 40 MHz CCD signal processor AD9945 REV A[Z].2003.
 - [6] 徐树兴,王宝光,郑义忠.线阵 CCD 平场校正及 FPGA 实现的研究[J].宇航计测技术,2007,27(6):34-37.
 - [7] 王庆有.CCD 应用技术[M].天津:天津大学出版社,2000.
- (收稿日期:2013-11-18)

作者简介:

樊辉,男,1989 年生,硕士研究生,主要研究方向:智能技术与自动化装置。

郑力新,男,1967 年生,教授,博士,主要研究方向:工业自动化技术和人工智能。