

基于 ARM 和 FPGA 的 SiP 系统级封装设计*

代明清, 韩强, 邓豹, 段小虎

(中航工业西安航空计算技术研究所, 陕西 西安 710119)

摘要: 介绍了系统级封装的概念和特性, 阐述了 SiP 设计的关键技术和基本生产实现流程。设计了一款基于 ARM 和 FPGA 管芯的 SiP 通用微处理系统, 介绍了该 SiP 系统的整体框图, 并详细分析了系统各部分电路的功能结构。该系统具有体积小、功耗低及功能完备等优点, 充分展现了 SiP 技术的优越性。

关键词: 系统级封装; ARM; FPGA; 管芯

中图分类号: TN43

文献标识码: A

文章编号: 1674-7720(2014)01-0025-03

Design of system in package based on ARM and FPGA

Dai Mingqing, Han Qiang, Deng Bao, Duan Xiaohu

(Xi'an Aeronautics Computing Technique Research Institute, AVIC, Xi'an 710119, China)

Abstract: The concept and characteristics of SiP are introduced in the paper, and the key design technologies and produce flows are illustrated. A micro-processing system based on ARM and FPGA chip cores is designed in SiP form. The paper describes the overall structure and hardware circuits of the system in detail. The system has advantages like small, low consumption, complete functions etc, and the excellence performances of SiP are adequately displayed in the system.

Key words: system in package; ARM; FPGA; chip core

封装是连接半导体芯片和电子系统的一道桥梁, 随着半导体产业的飞速发展及其向各行业的迅速渗透, 电子封装已经逐步成为实现半导体芯片功能的一项关键技术, 受到了越来越多的关注。近几年, 消费类电子和特殊应用环境对嵌入式系统设计的迫切需要带动了电子封装产业的高速发展。电子封装技术正朝着多功能、高度集成、高可靠性、小型化等方向发展, 应用领域也从之前的传统消费类电子设备领域扩展到雷达、声呐、医学影像和石油勘探等领域。

目前, 业界高度集成化的电子系统主要有系统级芯片 SoC (System on Chip) 和系统级封装 SiP (System in Package) 两种。SoC 技术相对比较成熟, 已经在电子系统中大量使用, 但却越来越受到工艺、可靠性等方面的限制。SiP 是基于 SoC 的一种新型的封装技术, 它将一个或多个芯片及无源器件构成的高性能模块以芯片管芯的形式堆叠在一个壳体内, 从而使封装由单一芯片升级为系统级芯片^[1]。与 SoC 相比, SiP 具有系统开发成本低、

研制周期短、集成度高及可靠性高等优点。

SiP 技术功能可定制、体积小、功耗低和重量轻的特点适应了嵌入式系统的发展需求, 在嵌入式领域获得了越来越多的关注和应用。本文设计了一款采用 ARM 和 FPGA 管芯设计实现的 SiP 系统级封装, 该系统将具有多种功能的通用微处理系统封装在一颗很小的 SiP 芯片内, 体积小、功耗低且功能齐全, 实现了系统的高度集成。

1 系统总体设计

图 1 为 SiP 内部结构框图, 该 SiP 系统级封装以 ARM 处理器和 FPGA 控制器为核心构建。采用 ARM 为主处理器, 负责整个系统的控制和管理; FPGA 作为系统的主桥控制器, 完成系统多功能外设的综合调度管理。FPGA 内部完成离散量、PWM、串口、A/D、D/A 等控制逻辑, 实现了 16 路模拟量输入、2 路模拟量输出、8 路 PWM 输入、16 路 PWM 输出、5 路离散量输入、5 路离散量输出、6 路 RS-232、6 路 RS-422、1 路 RS-485 等功能。

不同于传统的封装器件, SiP 系统级封装设计选用的所有器件均为芯片管芯, 在该系统设计中, ARM 处理

* 基金项目: 装备预研共用技术基金项目 (9140A16010311HK6101)

器选用 Silicon Labs 公司的 SIM3U167 ARM Cortex-M3 管芯, FPGA 选用 Xilinx 公司的 XQV6000 管芯, 系统的其他功能电路 (如 PROM 电路、A/D 及 D/A 电路、接口驱动电路) 均采用相应的芯片管芯设计。该 SiP 系统的最终实现形式为 BGA304 塑体封装芯片, 所有功能信号、CPU 下载、FPGA 下载、电源信号均以管脚形式引到芯片管脚上。设计中芯片还预留了部分通用 I/O 管脚, 以实现用户开发时的自定义功能。用户通过搭建简单的基础外围电路, 便可实现具有上述功能的完整复杂系统。




图1 SiP内部结构框图

2 系统电路结构

2.1 ARM 电路

ARM 作为系统的 CPU, 负责整个系统的控制和管理, 图 2 为 ARM 与 FPGA 电路的连接结构^[2]。其中, EMIF 为外部存储器总线, 该 ARM 芯片支持地址数据分用模式和复用模式两种模式, 复用模式下最高可支持 24 位数据, 本系统选用的是复用模式, EMIF_AD15:0 为 16 位地址数据复用总线。ARM 通过 WR 写使能信号、OE 读使能信号、ALEm 地址锁存信号、CS_x 片选信号和 BEx 字节使能信号控制 FPGA 芯片, 实现对系统外围电路的控制。其中, ALEm 信号、BEx 信号仅在复用模式下使用。系统采用的 SIM3U167 芯片是一款高性能处理器, 具有 256 KB Flash 和 32 KB SRAM 片上存储器, 支持很多外围通用接口。本系统根据设计需要, 将 1 路 UART、1 路 USART、1 路 SPI、1 路 I²C、1 路 USB、2 路 12 位 A/D 转换、2 路 10 位 D/A 转换接口信号引到了 SiP 的外部管脚上。




图2 ARM与FPGA电路结构

2.2 PROM 电路

FPGA 一般需要 PROM 芯片存储逻辑加载文件, 本系统选用国微公司的 SM18V04 管芯作为 FPGA 的外围配置器件。该管芯分并行加载和串行加载两种方式^[3], 此处选用串行加载方式, 在该模式下, 数据以每 TCK 一位的速度加载配置数据, 加载速度可达 33 MHz。PROM 配置电路结构如图 3 所示。




图3 PROM配置电路

除 TDI、TDO、TMS 和 TMK 4 个 JTAG 专用边界扫描信号外, FPGA 与 PROM 之间还需一组控制信号, 包括 D0 (配置数据输入)、CCLK (配置时钟)、DONE (FPGA 配置完成)、PROG (触发重置) 和 INIT (配置初始化) 5 个信号, 上电时 PROM 通过这些控制信号将配置数据加载到 FPGA 中, 启动系统正常运行。

2.3 模拟量输入电路

系统具有 16 路模拟信号采集功能, 电压幅度范围为 $-10\text{ V} \sim +10\text{ V}$, 实现框图如图 4 所示。信号通过 1 片 16 选 1 多路开关选通 16 路模拟信号中的 1 路信号进行 A/D 转换, FPGA 产生通道选择信号 A3~A0, 决定最终转换哪路模拟信号。多路开关选用 ADI 公司的 ADG506 管芯实现, 通过多路开关选通后的信号要经过一级运算放大器进行电压跟随处理, 电压跟随器输入阻抗非常大, 输出阻抗非常小, 可提高通道带负载能力。



图4 模拟量输入结构框图

A/D 转换芯片选用 ADI 公司的 AD7892 管芯, 该芯片转换精度为 12 位, 转换速率为 600 kS/s, 转换后的数据经数据缓冲器进行电平转换后传入 FPGA 进行后期处理。AD7892 芯片需 2.5 V 外部参考电压, 此处通过 1 片电压参考源 AD584 实现, AD584 可输出 2.5 V、5 V、7.5 V 和 10 V 4 种参考电压。

2.4 模拟量输出电路

系统实现 2 路模拟信号输出功能, 电压幅度范围为 $-10\text{ V} \sim +10\text{ V}$, 模拟量输出结构框图如图 5 所示。FPGA 通过数据总线输出 12 位并行数据, 经数据缓冲器后, 输入 D/A 转换器进行 D/A 转换。D/A 转换器选用 ADI 公司的 AD667 实现, 该芯片转换精度为 12 位, 转换速率为 125 kS/s, AD7892 芯片需 10 V 外部参考电压, 电压参考源同样选用 AD584 实现。




图5 模拟量输出结构框图

2.5 离散量与 PWM 电路

外部离散量与 PWM 输入信号均为 5 V TTL 电平, 而 FPGA 能处理的信号为 3.3 V CMOS 电平, 因此, 离散量与 PWM 信号在输入、输出时需要通过驱动器进行电平转换, 电平转换结构如图 6 所示。驱动器选用国微公司的 SM164245 管芯, 该芯片由两组 8 位双向数据缓冲器组成, 每组数据缓冲器由一个 DIR 方向控制信号和

一个 OE# 使能信号控制, 两信号均由 FPGA 逻辑产生, PWM 和离散量的最终处理也由 FPGA 逻辑实现。




图6 电平转换结构框图

3 SiP 系统级封装的关键技术^[4]

3.1 SiP 设计影响因素

本 SiP 系统选用 BGA 塑封形式实现, 对于一个基于 BGA 的 SiP 系统, 从物理上主要包括裸片与无源器件、基板、裸片与基板的连接 3 个主要影响因素。

裸片来源于晶圆厂, 是 SiP 封装的核心部件, 根据设计需要, 一般会在 SiP 中封入两块或者两块以上的裸片。由于 SiP 是一个完整的系统, 为增加系统性能, 需在管芯周围添加滤波电路、配置电路等外围辅助电路, 因此会加入电阻、电容、电感等无源元件, 这些无源元件在设计实现时会通过不同工艺埋置在基板中。本系统最终埋入 13 颗芯片管芯和若干电阻电容, 面积为 30 mm×30 mm, 相当于普通封装系统的 1/10。图 7 为本 SiP 的内部管芯布局图。




图7 SiP内部管芯布局

基板^[5]选择一般参考材料的热膨胀系数 CTE、介电常数、介质损耗、电阻率和导热率等因素。商用 SiP 产品一般都选择有机基板, 它是以高密度多层布线和微孔基板技术为基础制造的, 具有较低的互连电阻和介电常数, 成本低, 但存在芯片与基板之间 CTE 差高、热失配大、稳定性差等局限性。工业级产品一般多采用成本较高的陶瓷基板, 其散热优良、气密性好、可靠性高。

裸片与基板连接通常有引线键合 (Wire Bonding) 和倒装焊 (Flip-Chip) 两种方法。Wire Bonding 加工灵活、成本低、可靠性高, 但连接效率和焊接精度低。Flip-Chip 具有焊接点牢固、信号传输路径短、电源/地分布广、I/O 密度高、封装体尺寸小和可靠性高等优点, 但加工成本相对较高。

3.2 SiP 封装制造工艺

SiP 一般采用 BGA 塑体封装或陶瓷封装形式^[3], 因此加工生产流程主要也是 BGA 封装经常采用的 Wire Bonding BGA (WB-BGA) 和 FlipChip BGA (FC-BGA) 两

种工艺。但由于 SiP 系统级封装是由多颗管芯堆叠而成的, 与普通单一功能的 BGA 芯片还不完全相同, 可能会遇到裸片中既有支持 WB 工艺芯片, 也有支持 FC 工艺芯片的情况, 此时就需要采用混合 SiP 工艺流程。图 8 给出了 SiP 混合工艺流程的流程图。本系统较一般的 SiP 封装设计, 埋入的管芯和无源器件种类多、数量大, 最终采用混合工艺流程生产实现。



图8 混合 SiP 生产流程

本文对 SiP 设计的关键技术和生产实现进行了介绍, 并以此为基础, 详细阐述了一款采用 ARM 和 FPGA 实现的 SiP 系统级封装系统, 该芯片功能齐全、性能稳定, 相对于传统的单板系统, 其具有可定制、体积小、功耗低、重量轻等优点, 值得在以后的微处理系统中推广使用。SiP 技术是一种飞速发展的 IC 封装技术, 正受到越来越多的关注和推进, 必将成为未来电子封装的主流发展方向, 为嵌入式系统的发展提供一种全新的解决途径。

参考文献

- [1] 韩庆福, 成立, 严雪萍, 等. 系统级封装 (SIP) 技术及其发展前景[J]. 半导体技术, 2007, 32(5): 374-377.
- [2] 朱晓鹏, 肖铁军, 赵蕙. ARM+FPGA 的实时数据采集系统设计[J]. 计算机工程与设计, 2009, 30(13): 3088-3090.
- [3] 何宾. Xilinx 可编程逻辑器件设计技术详解[M]. 北京: 清华大学出版社, 2010.
- [4] 李扬, 刘扬. SiP 系统级封装设计与仿真[M]. 北京: 电子工业出版社, 2012.
- [5] 陈贵宝, 阎山. 系统级封装技术现状与发展趋势[J]. 电子工艺技术, 2007, 28(5): 273-275.

(收稿日期: 2013-09-12)

作者简介:

代明清, 男, 1987 年生, 硕士, 助理工程师, 主要研究方向: 嵌入式硬件电路设计、计算机系统结构等。