

高精度电流偏置电路的设计*

蒋本福, 杨 晓

(华侨大学 信息科学与工程学院, 福建 厦门 361021)

摘 要: 提出了一款应用于 RF 无线收发芯片的高精度电流偏置电路。综合考虑功耗、面积和失调电压对基准电压的影响, 设计了一款符合实际应用的带隙基准电路。并以带隙基准电路作基准电流源的偏置, 采用电压电流转换器结构设计了具有高电源电压抑制比 (PSRR) 的基准电流源。电流镜采用辅助运放的设计方法来提高电流镜的输出阻抗, 减小沟道调制效应对输出的基准电流的影响, 从而提高输出基准电流的精度。采用 $0.35\ \mu\text{m}$ CMOS 工艺设计芯片版图, 版图面积为 $0.18\ \text{mm}^2$ 。提取寄生参数 (PEX) 仿真结果表明, 该电路在 $-55\ ^\circ\text{C}\sim+90\ ^\circ\text{C}$ 范围内的温度系数为 $15.5\ \text{ppm}/^\circ\text{C}$, 室温下基准电压为 $1.2035\ \text{V}$; 在低频段电流源的电源抑制比为 $90\ \text{dB}$; 在外接电阻从 $1\ \text{k}\Omega\sim 400\ \text{k}\Omega$ 变化时, 输出基准电流误差范围是 $0.0001\ \mu\text{A}$ 。

关键词: 基准电流; 电流镜; 版图

中图分类号: TN432

文献标识码: A

文章编号: 1674-7720(2013)19-0029-03

Design of a high precision reference current bias circuit

Jiang Benfu, Yang Xiao

(College of Information Science and Engineering, Huaqiao University, Xiamen 361021, China)

Abstract: A high accuracy current bias circuit is presented in this paper, which can be used in RF wireless transceiver chip. This paper designs a practical application of the bandgap reference circuit, with consideration of the power, area and offset voltage. This paper adopts the bandgap reference circuit and a voltage to current converter structure to design a high power supply rejection ratio design (PSRR) of the reference current. Current mirror with auxiliary operational amplifier (gainboost) is to improve the output impedance, and to reduce the influence of modulation effect on the reference current, so as to improve the precision of output current reference. The reference current bias is simulated based on $0.35\ \mu\text{m}$ technology standard CMOS process. The layout area is $0.18\ \text{mm}^2$. Planning parameters extraction (PEX) simulation results show that the reference voltage is $1.2035\ \text{V}$, temperature coefficient in the range of $-55\ ^\circ\text{C}\sim+90\ ^\circ\text{C}$ is $15.5\ \text{ppm}/^\circ\text{C}$, the power supply rejection ratio in low frequency is $90\ \text{dB}$, when the outside resistor is from $1\ \text{k}\Omega\sim 400\ \text{k}\Omega$, the output reference current error range is $0.0001\ \mu\text{A}$.

Key words: reference current; mirror current; layout

基准电路要求产生一个独立于电源电压和工艺, 并具有特定温度特性的直流电压或者直流电流, 包括基准电压源和基准电流源两种。基准电流源在射频/模拟和数模混合集成电路中广泛应用, 其精度直接影响整个芯片的性能。在基准电压电路中, 带隙基准电路能够产生一个与电源和工艺参数相关度很弱并具有确定温度特性的直流电压, 得到了广泛地应用。通常实现基准电流

源有两种方法: 一是将具有正温度系数的电流和具有负温度系数的电流进行加权求和, 这种方法得到的电流温度特性较好^[1]; 二是把带隙基准电压加在电阻两端从而产生基准电流, 在已有带隙基准电压的情况下无需增加过多器件即可得到基准电流^[2], 同时, 带隙基准具有较高的电源抑制比, 可提高基准电流的输出精度。

RF 无线收发芯片会受到串扰和衬底噪声的影响, 因此电源的噪声比较大, 对于电流源这样精度要求高的模拟电路就要有较高的电源抑制比。本文设计了一种应

* 基金项目: 福建省自然科学基金 (2010J05135); 厦门市科技计划项目 (3502Z0113015); 华侨大学基本科研业务费专项基金 (JB-ZR1128)

用于射频(RF)无线收发机 SoC 芯片中高精度的电流偏置电路。即把带隙基准电压加在电阻的两端,产生基准电流,可提高基准电流的电源电压抑制比。采用增益提高型电流镜电路,提高输出阻抗,减小沟道长度调制效应对基准电流的影响,产生高精度电流的偏置电路。基准电流偏置电路整体架构如图 1 所示。




图1 基准电流偏置电路

1 带隙基准以及启动电路

1.1 带隙基准电压核心电路

本文采用的带隙基准电路如图 2 所示, M9~M12 构成低压共源共栅电流源结构,提高了输出阻抗,从而减小沟道长度调制效应对 3 路电流匹配精度的影响。同时,该结构与传统共源共栅结构相比,能减小消耗的电压余度,适合在低电源电压中应用。M5/M6/Q0 和 M7/M8/Q1 分别为带隙基准核心电路 M13/M15 和 M10/M12/M18 管提供偏置电压。




图2 带隙基准电路

带隙基准是通过一个具有负温度系数的电压与一个具有正温度系数的电压进行权重相加,得到一个在特定温度下具有零温度系数的电压,由电路图 2 得到:

$$V_{out} = V_{be4} + \frac{kV_T \ln(mn)R_{out}}{R1} \quad (1)$$

其中, V_{be4} 为 Q4 的基极-发射极电压,它具有负的温度系数; m 为 Q2 与 Q3 的面积比; n 为流过 Q3 和 Q2 的电流比; k 为流过 Q4 和 Q2 的电流之比。要使 V_{out} 在室温下(27℃)具有零温度系数,则要求^[3]:

$$\frac{k \ln(mn)R_{out}}{R1} \approx 17.2 \quad (2)$$

在传统带隙基准核心电路的设计中,通常要求流过 Q3 和 Q2 的电流值相等,即 $n=1$,则就要求这两个三极管 Q3 和 Q2 的面积比值 m 较大。模拟电路的设计,往往需要在各种参数之间折衷考虑。从式(2)可以看出,增加 n 值会增加电路的功耗,但是可以减小 Q2 与 Q3 面

积比值,从而减小芯片面积。同时在实际电路中,电路的不匹配以及沟道长度调制效应,会使在 X 点和 Y 点的电压之间存在失调电压 V_{os} 。当考虑失调电压后,输出电压基准电压可表示为:

$$V_{out} = V_{be3} [V_T \ln(mn) - V_{os}] \frac{kR_{out}}{R1} \quad (3)$$

从式(3)可以看出, $\ln(mn)$ 越大, $kR_{out}/R1$ 越小,则失调电压对带隙基准电压的影响就越小。在设计中,通过对功耗、面积、失调电压对基准电压的影响因素进行综合考虑,并经过多次仿真,最终参数取值为 $n=2, m=5, k=5, R_{out}=45 \text{ k}\Omega$ 。

1.2 启动电路

在图 2 所示的带隙基准电路中由于简并偏置点的存在,即使给电源上电,电路中的晶体管也有可能处于传输零电流的状态。为了防止此种情况发生,需要启动电路加以解决^[4]。本文设计的启动电路如图 2 中左边框图内所示,即图中 M0~M4 组成的启动电路,当 M2 栅极给高电平脉冲, M3 的栅极开始放电,即 A 点电位拉低, M3 和 M4 导通,此时启动电路开始工作。E 和 F 点的点电位拉高, M13~M16 导通,完成启动。带隙基准电路开始正常工作, M0 导通, A 点电位又慢慢拉高, M3、M4 关断,此时,启动电路又停止工作。

2 高精度基准电流偏置的设计

2.1 电压电流转换器设计

为了提高基准电流的电源电压抑制比,本文采用电压电流转换器结构,由一个两级运算放大器和一个 NMOS 管源极跟随器组成。两级运放的设计如图 3 所示, M8~M11 组成第一级运放, M13 组成第二级运放。M3~M6、R2 组成自偏置电流源电路,为 M12 提供电流,使得 M12 对电源变化时的电流变化量跟随 M13 对电源变化时电流变化^[5]。在输出端得到对电源纹波近似为零的电源纹波增益,以提高运放的 PSRR。图 3 中,由 M0~M2、R1 组成的启动电路,可以使电路在很短时间内启动。




图3 两级运算放大器电路

2.2 电流镜的设计

电流镜的设计中,输出阻抗和电流镜匹配精度是决定电流镜性能最重要的参数,如图 4 所示。本文采用增加辅助运放的设计方法^[6],即在 M4 的源和栅处增加一个运放管 M3,从而提高输出阻抗。得到:

$$R_{out} = g_{m3} (r_{o3} \parallel r_{o6}) g_{m4} r_{o4} r_{o2} \quad (4)$$

《微型机与应用》2013 年第 32 卷第 19 期

使得 V_N 跟随 V_{DS0} 变化,从而减小沟道长度调制效应,提高电流镜的匹配精度。




图4 增益提高型电流镜电路

3 版图和 PEX(寄生参数提取仿真)

基于 $0.35 \mu\text{m}$ CMOS 工艺设计与版图实现,版图面积为 0.18 mm^2 ,如图5所示。在提取版图寄生参数后,PEX 仿真得到:在室温下输出电压保持 1.2035 V ,得到的温度系数 $T_C=15 \text{ ppm}/^\circ\text{C}$,如图6所示。




图5 基准电流偏置版图




图6 基准电压与温度曲线

电流源的电源电压抑制比如图7所示。在低频段,增益为 90 dB ,即使频率在 10 kHz ,也有较高增益 (30 dB),说明电流源具有较强的抗干扰能力。图8是电流镜在外接电阻 R_{out} 从 $1 \text{ k}\Omega \sim 400 \text{ k}\Omega$ 之间变化时,输出基准的电流大小变化,误差范围为 $0.0001 \mu\text{A}$,因此可以提供高精度的电流偏置。过A点后,由于外接电阻过高,导致外接电阻上的压降很大,使MOS管进入线性区工作,因此电流会迅速减小。

本文设计了一款应用于RF无线收发芯片的高精度基




图7 基准电流的电源抑制比




图8 输出基准电流与输出电阻

准电流偏置电路,包括带隙基准、基准电流源和电流镜电路的设计。设计带隙基准电路时,通过对功耗、面积和失调电压对基准电压的影响进行综合考虑,实现电路的最优设计。设计电流源时以带隙基准电路做偏置,并采用电压电流转换器结构提高电流镜的电源抑制比。为了得到高精度的输出基准电流,本文采用了增益提高型电流镜电路,提高电流镜的输出阻抗,抑制了沟道长度调制效应对输出基准电流的精度影响。采用了 $0.35 \mu\text{m}$ CMOS 工艺设计芯片版图,版图面积为 0.18 mm^2 。提取寄生参数后,PEX 仿真得到,在外接电阻从 $1 \text{ k}\Omega \sim 400 \text{ k}\Omega$ 变化时,输出基准电流的误差为 $0.0001 \mu\text{A}$,符合高精度电流偏置电路的要求。

参考文献

- [1] FIORI F, ROVETTI P S. Compact temperature-compensated CMOS current reference[J]. Electronics Letters, 2003,39(1): 724-728.
- [2] BADILLO D A. 1.5V CMOS current reference with extended temperature operating range[C]. IEEE International Symposium on Circuits and System, ISCAS 2002, 2002:197-200.
- [3] 拉扎维.模拟 CMOS 集成电路设计[M].西安:西安交通大学出版社,2003.
- [4] ELDBIB I, MUSIL V. Self-cascode current controlled CCH based-tunable band pass filter[C]. 18th International Conference on Radioelektronika, 2008:24-25.
- [5] 周玮,吴贵能,李儒章.一种高电源抑制比 CMOS 运算放大器[J].微电子学,2009,39(3):340-343.
- [6] ZEKI A, KUNTMAN H. Accurate and high output impedance current mirror suitable for CMOS current output stages [J]. IEEE 1997 Electronics Letters,1997,33(12), 1042-1043.

(收稿日期:2013-05-14)

作者简介:

蒋本福,男,1988年生,硕士研究生,主要研究方向:模拟射频集成电路设计。

杨骁,男,1978年生,博士,主要研究方向:模拟射频集成电路设计。