

基于 ARM9 的 CMOS 图像采集系统的设计与实现^{*}

吴文忠

(广东金融学院 实验教学中心, 广东 广州 510521)

摘要: 采用 32 位 ARM 微处理器、CMOS 图像传感器和 CPLD 为核心器件, 设计实现面向机器视觉领域的 CMOS 图像采集系统, 主要功能模块有 SDRAM 存储单元、图像采集单元、以太网传输模块、UART 串口通信模块、Flash 模块、电源模块等; 与传统的“图像采集卡-PC-终端控制设备”模式的机器视觉系统相比, 具有体积小、成本低、功耗低、实时性强、设计灵活等优点。实验测试结果表明, 该图像采集系统硬件平台方案设计合理、可行, 具有实际参考价值。该系统可应用于视频图像监控、图像自动检测、医疗及军事检测等场所, 具有良好的应用前景。

关键词: ARM9; 机器视觉; CMOS 图像传感器; 图像采集

中图分类号: TP393

文献标识码: A

文章编号: 1674-7720(2011)13-0083-05

Design and implementation of CMOS image acquisition system based on ARM9

Wu Wenzhong

(Experimental Teaching Center, Guangdong University of Finance, Guangzhou 510521, China)

Abstract: With 32-bit ARM microprocessor, CMOS image sensor and CPLD as the core components, designing and implementing a CMOS image acquisition system especially made for machine vision field. Main function modules of the system include SDRAM storage module, image acquisition module, Ethernet transmission module, UART serial communication module, Flash module, power supply module, etc. Compared with the tradition machine vision system “image acquisition card - PC - terminal control equipment”, it has the advantage of small volume, low cost, low power consumption, real-time and flexible design, etc. The test results show that the image acquisition system hardware design is reasonable and feasible, and has practical value. This system can be used in the fields such as video image monitoring, image automatic detection and military medical test, etc., and has a good application prospect.

Key words: ARM9; machine vision; CMOS image sensor; image acquisition

机器视觉在国民经济、科学研究以及国防建设等领域都有着广泛的应用。在大批量工业生产过程中, 用人工视觉检查产品质量效率低且精度不高, 用机器视觉可以提高生产效率和自动化程度。图像采集系统是机器视觉系统的重要组成部分, 目前图像采集常用的两种图像传感器为 CCD 与 CMOS 图像传感器。CCD 一般输出带制式的模拟信号, 需要经过视频解码器得到数字信号才能传入微处理器中, 而 CMOS 图像传感器直接输出数字信号, 可以直接与微处理器进行连接。不同的 CMOS 图像传感器有不同的性能, 主要表现在图像分辨率大小不

同、帧速率不同、曝光方式不同等, CMOS 图像传感器可直接通过 I²C 来设置图像分辨率大小及曝光、增益等参数, 而 CCD 图像传感器则需要对视频解码器进行设置来控制图像的曝光、增益等参数信息。相对于 CCD 图像传感器, CMOS 图像传感器具有低功耗、小体积、高速数据传输和方便控制等优点, 因此, CMOS 图像传感器更适用于嵌入式系统应用中^[1]。本文从实际应用出发, 采用 32 位 ARM9 微处理器 S3C2410A 作为 CPU 来控制其他功能模块, 设计实现面向机器视觉的 CMOS 图像采集系统, 主要功能模块有 SDRAM 存储单元、图像采集单元、以太网传输模块、UART 串口通信模块、Flash 模块、

* 基金项目: 广东省科技计划项目(2009B010800040)

电源模块等。与传统的“图像采集卡-PC-终端控制设备”模式的机器视觉系统相比,具有体积小、成本低、功耗低、实时性强、设计灵活等优点。

1 系统结构

典型的机器视觉系统一般包括图像采集模块、图像数字化模块、数字图像处理模块、光源系统、智能判断决策模块和机械控制执行模块^[2]。其中图像采集和数字图像处理模块的速度是评价嵌入式视觉系统硬件设计的性能指标,文献[3~6]分别给出了目前常见的四种嵌入式视觉系统结构:(1)采用USB接口摄像头结构^[3]:图像采集部分的硬件用USB接口的CMOS摄像头,摄像头应与集成的USB的CPU接口直接相连。USB接口可以实现高速的串行通信,但USB摄像头要开发专门的驱动,大大增加了软件的开发量和难度。(2)引入异步FIFO结构^[4]:在图像传感器和主控CPU间采用异步FIFO解决传感器输出数据频率和主控CPU采集频率不匹配的问题,当FIFO满时CPU再快速读取FIFO数据。异步FIFO可以是双口RAM或者在FPGA内开辟。(3)CPLD为核心的图像采集结构^[5]:直接由CPLD根据图像传感器输出的时序信号,控制SRAM的读写,当一帧数据信息采集完毕后向CPU发送采集完毕信号;CPU需要对图像进行处理时,再通过CPLD到SRAM里读取数据。(4)由外部中断实现图像采集结构^[6]:图像传感器的帧同步、行同步和像元同步信号分别与CPU的一个外部中断连接,CPU根据中断次数来判断一帧图像是否采集完成。

通过对几种方案的对比分析,综合实际应用及开发难度等因素,确定系统结构如图1所示,系统由图像采集、图像缓冲和图像处理三部分组成。在图像缓存中,CPLD将图像传感器采集的10位数据移位成32位,再通过外部请求DMA的办法,由主控CPU的DMA控制器将32位数据送到RAM保存。这样可以减少常见中低速图像采集的资源浪费,又避免了CPU响应滞后的缺点。




图1 图像采集系统结构框图

2 硬件设计

系统总体硬件结构图如图2所示。其中,图像采集器采用柯达公司的CMOS单色图像传感器KAC9638;图像的缓存由CPLD芯片XC95144和外扩SDRM(HY57V561620)组成;图像处理核心部分采用Samsung公司的ARM9(S3C2410A),并外扩了UART、以太网通信接口、USB口及LCD人机接口,方便系统调试和与其他设备交换数据。




图2 系统硬件结构框图

硬件系统工作流程是:(1)系统上电后ARM9通过PC接口直接对图像传感器进行初始化,然后等待上位机命令;(2)接收到上位机命令后,ARM9先进行DMA初始化,然后向CPLD发送采集命令。CPLD启动图像采集并申请ARM9的DMA,将一帧图像的数据保存到ARM9的SDRAM中;(3)完成图像采集后ARM9进入DMA完成,进行图像处理并将结果通过串口输出。

2.1 存储器选择

S3C2410A芯片外部可寻址的存储空间是1GB,被分成8个存储块,每块128MB,各个存储块由片选信号nGCS0~nGCS7译码产生。数据总线引脚为DATA0~DATA31共32根,可配置成8bit/16bit/32bit的数据宽度;地址总线引脚为ADDR0~ADDR26共27根,支持128MB空间。S3C2410A是32位的微处理器,外部总线也是32位,要充分发挥其32位总线性能优势,应采用32位的存储系统。方法是采用两片16位数据宽度的Flash存储器芯片并联或一片32位数据宽度的Flash存储器芯片。本设计采用了两片Intel的E28F128J3A组成了16M×32bit的NOR Flash,其中一片为高16位,另一片为低16位。采用三星公司的两片半字SDRAM(HY57V561620)共同组成一个16M×32bit的SDRAM系统,提高了其与CPU的通信效率。

2.2 通信接口设计

2.2.1 UART及USB接口设计

S3C2410A的UART提供了三个独立的异步串行I/O口,每个串行口可以独立地工作在中断模式和DMA模式。UART使用系统时钟,支持最高230.4kb/s波特率的数据通信。每个UART串行口提供两个16B的FIFO分别用来做发送和接收缓冲。本系统采用MAX202芯片作为RS-232的接收器/驱动器,将UART0和UART1连接到9DB接头与DSP和PC通信。S3C2410A有2个USB主设备和1个USB从设备,USB设备控制器允许DMA模式的批量传输、中断传输和控制传输。在系统设计中,USB设备用来和PC机通信供调试用,因此使用从设备口(兼容USB Ver1.1标准)。

2.2.2 以太网接口电路设计

S3C2410A片上没有以太网口,因此必须外加以太网控制器才能扩展。系统采用16位以太网控制器

CS8900A, 该芯片的特点是:符合 IEEE802.3 标准,支持全双工收发可达 10 Mb/s,内置 SRAM 收发缓冲,减轻了对主处理器的开销。以太网电路如图 3 所示,S3C2410A 通过 16 位数据线,20 位地址线连接 CA8900A。片选信号为 nGCS3,即将 CS8900A 的内部寄存器和帧缓冲区映射到 S3C2410A 的 Band4 中连续 4 KB 的存储区中,主机可以通过这个存储空间直接访问 CS8900A 的内部寄存器和帧缓冲区。CS8900A 与 RJ-45 接口直接连接一个网络变压器,起到电平转换及电气隔离的作用。此外,CS8900A 提供两种操作模式:I/O 模式和内存模式,本系统通过 CPLD 选择其工作模式。




图3 以太网口连接电路结构框图

2.3 图像采集模块电路设计

图像传感器采用柯达公司生产的 CMOS 单色图像传感器 KAC9638。KAC9638 是高性能、低功耗、SXGA CMOS 有源像元传感器,具有以下特点:(1)KAC9638 是 1/2 英寸,1 024×1 280 有效图像阵列的 CMOS 图像传感器,在满足应用场合所需的分辨率条件下,还具有良好的动态范围(55 dB),最小照度(2.40/Lux-sec)等性能;(2)KAC9638 内置 10 位的 A/D 转换器,直接输出 8 位或 10 位的数字灰度值,在保证精度的同时不需另外接 A/D 转换器,大大简化外围电路;(3)KAC9638 具有良好的电源管理功能和低功耗特性。数据传送时芯片的总功耗为 150 mW。此外,为进一步降低系统的功耗,芯片还具有可编程“上电”和“下电”模式。CMOS 图像传感器目前普遍采用 I²C 总线,本系统通过 S3C2410A 的 I²C 总线与 KAC9638 的 SCL、SDA 连接。由 S3C2410A 直接完成对图像传感器的初始化。KAC9638 内部嵌入了一个 10 位 A/D 转换器,因而可以同步输出 10 位的数字视频流,但是 S3C2410A 具有 32 位的外部总线,直接将 10 位数据接到总线上会造成资源浪费,降低 CPU 效率,因此,KAC9638 和 S3C2410A 之间连接 CPLD,由 CPLD 完成 10 位视频数据到 32 位的转换,图像采集接口电路结构框图如图 4 所示。





图4 图像采集接口电路结构框图

为使 S3C2410A 能像访问内存一样读取图像传感器的数据,将 CPLD 映射到 S3C2410A 的存储单元上。CPLD 上的图像缓存片选信号 nGCS4,地址映射到 S3C2410A 的 Bank4,地址范围:0x20000000~0x27ffff。实际只用其中的一个地址 0x20000000(即 DMA 的源地址)。图像传感器由 S3C2410A 的 clockout0 引脚提供。此外,PCLK、HREF、VSYNC 分别为像素、行、帧同步信号;OE 为图像传感器启动采集信号;XINT 是 ARM9 与 CPLD 的外部中断联络信号;XDREQ 和 XDACK 为 S3C2410A 的 DMA 的请求和握手信号。

3 系统驱动软件设计

3.1 I²C 串行总线通信协议

I²C 总线是嵌入式系统常见的网络接口,由 SCL(串行时钟)和 SDA(串行数据)两根总线构成。该总线有严格的时序要求,总线工作时,由串行时钟线 SCL 传送时钟脉冲,由串行数据线 SDA 传送数据。总线必须由主设备控制,主设备产生串行时钟控制总线的传输方向,并产生起始和停止条件。I²C 总线传输一个字节的时序如图 5 所示。当主设备写从设备时,传输的数据要跟有从设备的地址。从设备不能主动执行数据传输,所以主控设备读从设备时必须发送一个带有从设备地址的读请求。本系统中 ARM9 是主设备,图像传感器是从设备,ARM9 通过 I²C 总线改写 KAC9638 寄存器的值完成初始化。根据 I²C 通信协议,改变某个寄存器的值的过程是:先发送 CMOS 传感器特定写地址(7 位地址+0),紧接着发送需要写的寄存器的地址,再发送数据;而要读取某个寄存器的值的过程是:先发送 CMOS 传感器特定写地址,紧接着发送需要读的寄存器的地址,再发送 CMOS 传感器特定读地址(7 位地址+1),最后接收数据。

图5 I²C 总线一个字节的传输时序

3.2 图像采集 CPLD 时序控制

CPLD 采集两个 10 位像元数据组合成 32 位(不够的位用 0 补充)可以提高图像采集效率。并且设计中使用 DMA 的方式保存图像数据,可以减少 CPU 的开销。以 CPLD 为核心器件设计的图像采集逻辑结构图如图 6 所示。

逻辑结构图的工作原理如下:

(1)CLKOUT0 为 S3C2410A 的输出时钟引脚,根据 S3C2410A 内部寄存器 MisCCR 中 4~6 位的不同设置可以输出不同的时钟,如系统时钟 FCLK、AHB(内部)总线时钟 HCLK 和 APB(外部)总线时钟 PCLK 等。系统将其作为 CMOS 图像传感器的主时钟输入 MCLK。

(2)启动信号 START 为 S3C2410A 的一个 I/O,高电

(pclk)的关系。如图9所示,11个像元时钟(设定的每行3个像元加上每行开始的8个全黑像元)对应1个行同步时钟,图10显示了帧同步信号及行同步信号的关系:5个行同步时钟对应1个帧同步时钟。测试结果表明S3C2410A可以正确配置图像传感器的工作方式。



图9 行同步信号及像元时钟波形图 图10 帧同步信号及行同步信号波形图

② 图像采集测试

为方便检验采集到的图像,将ARM采集到的图像数据通过UART口发送到PC终端,再将数据组合成图像显示。接收到的数据如图11所示。

采用CMOS图像传感器、CPLD和ARM9的DMA结合完成图像的采集是本系统的特点。该方法提高了图像的采集速度,减少了CPU的开销。CMOS图像传感器价格适中,外围简单,且集成I²C接口便于编程控制;CPLD将CMOS传感器输出数据移位成32位数据,可以使传感器以更高的速度输出;ARM9的DMA负责图像采集,使得CPU可以解放出来处理其他任务。实验测试结果证明,该图像采集系统硬件平台方案设计合理、可行。该系统在实际中可以应用于视频图像监控、图像自动检测、医疗及军事检测等场所,具有良好的应用前景。

参考文献

```

USB Host is not connected yet.
ARM9 hardware initialization OK!
MAC9638 ID:48
Image OK!
Image Data:
1c 7f 14 7f 15 7f 18 7f 16 7f fe bf 11 7f f 7f 1 7f c3 83 1f df c3
7f ff 18 7f 0 67 1 c3 3 7f 2c 67 0 63
0 67 40 df 0 5f 3 e7 0 93 fe bf 25 67 0 5f 7 e7 0 93 fe bf 1f 67
0 5f 3 67 1c 67 0 63 40 df 0 5f 3 e7 0 93 fe bf 17 67 0 63 3
df 0 5f 12 67 0 5f fe bf 10 67 0 63 3 ef 0 5f d 67 c3 e7 c 9f
0 23 0 20 0 54 fe bf 0 e7 0 93 fe bf 4 67 0 63 0 67 8 0 2 0
1f 7f 04 0 2d 7f 0 92 0 40 6b 67 0 63 0 62 0 2f 0 92 0 40 6b
  
```

图11 串口接收图像采集数据

- [1] 李继军,杜云刚,张丽华等.CMOS图像传感器的研究进展[J].激光与光电子学进展,2009(04):45-52.
- [2] 付斌,王科俊,陆扬.基于USB2.0的CMOS图像采集系统的实现[J].微计算机信息,2009(10):96-98.
- [3] 李洪宇.机器视觉图像采集设计与研究[D].大庆:大庆石油学院,2007.
- [4] 龙再川,赵凯生,洪明坚,等.ARM系统中DMA方式在数据采集中的应用[J].国外电子元件,2007(2):66-69.
- [5] 林志琦,张修谦,富丽,等.基于TMS320F2812和CPLD的200万像素数字图像采集系统接口的设计[J].长春理工大学学报,2007,30(2):39-41.
- [6] 叶权来,郑黎明.ARM9平台下的CMOS图像传感器数据采集系统[J].电子工程师,2007,33(6):70-72.
- [7] 符意德,陆阳.嵌入式系统原理及接口技术.北京:清华大学出版社,2007.

(收稿日期:2011-03-03)

作者简介:

吴文忠,男,1968年生,硕士,高级实验师,主要研究方向:自动控制、计算机网络。